商品の詳細

Created with Pixso. ホーム Created with Pixso. 製品 Created with Pixso.
MOSキャパシタ
Created with Pixso.

ディープレベル・トラップ 消極化MOSコンデンサ HACC102S30V470 470pF 30VゼロC-Vヒステレシス SLC

ディープレベル・トラップ 消極化MOSコンデンサ HACC102S30V470 470pF 30VゼロC-Vヒステレシス SLC

ブランド名: Hoan
モデル番号: HACC102S30V470
MOQ: 10個
支払い条件: L/C、D/A、D/P、T/T
詳細情報
起源の場所:
陝西省、中国
証明:
ISO 9001:2015, RoHS
チップ寸法:
0.50×0.50×0.15mm
上部のメタライゼーション:
Au、2.5um以上
裏面メタライゼーション:
Au、1.0um以上
動作温度:
-55℃~+125℃
RoHS:
EU 2015/863準拠
ESDクラス:
クラス0 (HBM)
取付タイプ:
ワイヤーボンディング可能/共晶ダイアタッチ可能
ハイライト:

ディープレベルトラップパッシベーションMOSキャパシタ

,

470pF 30V MOSキャパシタ

,

ゼロC-VヒステリシスSLCキャパシタ

製品の説明

ディープレベルトラップパッシベーションMOSキャパシタ HACC102S30V470 470pF 30V


概要: HACC102S30V470は、ディープレベルトラップパッシベーションされたSi/SiO熱酸化SiOインターフェースを持つ、470pF ±10%、30V DCの単層MOSキャパシタです。インターフェーストラップ密度、C-Vヒステリシス、長期的な電荷トラッピングが安定性に影響を与えるRFマッチング、フィルタリング、および高精度アナログ回路向けです。

概要

HACC102S30V470は、浮遊ゾーンシリコン基板(1000Ω・cm以上)上に、300nmの熱酸化SiO熱酸化SiO誘電体と水素/フォーミングガスパッシベーションアニールを用いて構築されています。チップサイズは0.50×0.50×0.15mmで、最小2.5μmの金トップメタライゼーションを備えています。ワイヤボンディングと共晶ダイアタッチに対応しています。


主な特徴

  • ディープレベルトラップパッシベーション: Ditは通常5×1010 cm-2 eV-1未満です。
  • ゼロC-Vヒステリシス: アップ/ダウンスイープ間で10mV未満。
  • 電荷トラップ排除: 低誘電体吸収、DCバイアスによる劣化なし。
  • 470pF ±10% (30V DC)、ほぼ線形のTCCは+35ppm/℃です。
  • 単層構造、固有ESLは0.05nH未満。
  • ISO 9001:2015およびRoHS準拠、ワイヤボンディング可能な金メタライゼーション。
  • 同じ0.50mmプラットフォームでカスタム容量値も利用可能です。

電気仕様 (T = 25℃、特に記載がない場合)

パラメータ 値 テスト条件
容量 470pF ±10% 1MHz、1.0Vrms
容量許容差オプション ±10% (K)、±5% (J) -55℃~+125℃
定格DC電圧 30V 連続動作
絶縁破壊電圧 100V DC以上 1分間、25℃
インターフェーストラップ密度 (Dit) 5×1010 cm-2 eV-1 未満
パッシベーション後典型値 C-Vヒステリシス 10mV未満
アップ/ダウンバイアススイープ DCバイアス係数 10ppm/V未満
0-30V TCC 動作温度
-55℃~+125℃ 1MHzでのQファクタ >2000
典型値 漏れ電流 10nA未満
30V DC、25℃ 誘電体熱酸化SiO2 、300nm
パッシベーションされたインターフェース チップ寸法 0.50×0.50×0.15mm
±0.025mm 動作温度 -55℃~+125℃


—


  • 主な用途
  • 高精度RFインピーダンスマッチングおよびフィルターネットワーク
  • アナログおよびミックスドシグナルフロントエンドにおける安定したDCブロッキング
  • ヒステリシスフリーチューニングを必要とするVCOおよび基準回路
  • サンプル&ホールドおよび高精度積分器ステージ


ディープレベル・トラップ 消極化MOSコンデンサ HACC102S30V470 470pF 30VゼロC-Vヒステレシス SLC