ডিপ লেভেল ট্র্যাপ প্যাসিভেটেড MOS ক্যাপাসিটর HACC102S30V470 470pF 30V জিরো C-V হিস্টেরেসিস SLC

ডিপ লেভেল ট্র্যাপ প্যাসিভেটেড এমওএস ক্যাপাসিটর HACC102S30V470 470pF 30V

সংক্ষিপ্তসার:HACC102S30V470 একটি 470 pF ±10%, 30 V DC একক স্তর MOS ক্যাপাসিটার একটি গভীর স্তরের ফাঁদ passivated Si/SiO সঙ্গে₂এটি আরএফ ম্যাচিং, ফিল্টারিং এবং যথার্থ এনালগ সার্কিটগুলির জন্য ডিজাইন করা হয়েছে যেখানে ইন্টারফেস ফাঁদ ঘনত্ব, সি-ভি হিস্টেরেসিস এবং দীর্ঘমেয়াদী চার্জ ফাঁদ স্থিতিশীলতাকে প্রভাবিত করে।

সংক্ষিপ্ত বিবরণ

HACC102S30V470 একটি ভাসমান-জোন সিলিকন সাবস্ট্র্যাট (১০০০ Ω·cm এর উপরে) এর উপর নির্মিত হয় যার 300 nm তাপীয় SiO₂এই চিপটি 0.50 × 0.50 × 0.15 মিমি পরিমাপ করে এবং 2.5 μm ন্যূনতম স্বর্ণের শীর্ষ ধাতবীকরণ সহ। এটি তারের বন্ডিং এবং ইউটেটিক ডাই অ্যাটেচ সমর্থন করে।

মূল বৈশিষ্ট্য

• গভীর স্তরের ফাঁদ প্যাসিভেশনঃ D_এটাসাধারণত ৫ × ১০ এর নিচে¹⁰সেমি^-২ইভি^-1.
• শূন্য সি-ভি হিস্টেরেসিসঃ উপরে এবং নীচে স্কেপগুলির মধ্যে 10 এমভি এর নিচে।
• চার্জ ফাঁদ দূরীকরণঃ কম ডাইলেক্ট্রিক শোষণ এবং কোন ডিসি বিভাজক ডিরেটিং।
• ৪৭০ পিএফ ± ১০% ৩০ ভোল্ট ডিসিতে, প্রায় লিনিয়ার টিসিসি +৩৫ পিপিএম/°সি।
• এক-স্তরীয় নির্মাণ যা 0.05 এনএইচ এর নিচে অন্তর্নিহিত ESL।
• আইএসও ৯০০১ঃ২০১৫ এবং রোএইচএস মেনে চলার জন্য, তারের বন্ডেবল সোনার ধাতবীকরণ।
• একই 0.50 মিমি প্ল্যাটফর্মে উপলব্ধ কাস্টম ক্যাপাসিট্যান্স মান।

বৈদ্যুতিক স্পেসিফিকেশন (T = 25°C যদি উল্লেখ না করা হয়)

সাধারণ অ্যাপ্লিকেশন

• সুনির্দিষ্ট আরএফ ইম্পেড্যান্স মেলে এবং ফিল্টার নেটওয়ার্ক
• অ্যানালগ এবং মিশ্র সংকেতের সামনের প্রান্তে স্থিতিশীল ডিসি ব্লকিং
• ভিসিও এবং রেফারেন্স সার্কিটগুলির জন্য হিস্টেরেসিস-মুক্ত টিউনিং প্রয়োজন
• নমুনা এবং হোল্ড এবং যথার্থ সমন্বয়কারী পর্যায়ে
• উচ্চ নির্ভরযোগ্যতা শিল্প এবং যন্ত্রপাতি সমন্বয়