detalhes dos produtos

Created with Pixso. Casa Created with Pixso. Produtos Created with Pixso.
Capacitores MOS
Created with Pixso.

Capacitores MOS Passivados de Armadilha de Nível Profundo HACC102S30V470 470pF 30V Histerese C-V Zero SLC

Capacitores MOS Passivados de Armadilha de Nível Profundo HACC102S30V470 470pF 30V Histerese C-V Zero SLC

Marca: Hoan
Número do modelo: HACC102S30V470
Quantidade mínima: 10 peças
Condições de pagamento: L/C,D/A,D/P,T/T
Informações pormenorizadas
Lugar de origem:
Shanxi, China
Certificação:
ISO 9001:2015, RoHS
Dimensões do chip:
0,50x0,50x0,15mm
Metalização Superior:
Au, 2,5 um min
Metalização traseira:
Au, 1,0 um min
Temperatura operacional:
-55°C a +125°C
RoHS:
Compatível com UE 2015/863
Classe ESD:
Classe 0 (HBM)
Tipo de montagem:
Fixação de matriz eutética/fio ligável
Destacar:

Capacitor MOS passivado de armadilha de nível profundo

,

Capacitor MOS de 30 V de 470 pF

,

Capacitor de Histerese C-V Zero SLC

Descrição do produto

Capacitor MOS de Nível Profundo Passivado com Armadilha HACC102S30V470 470pF 30V


Resumo: O HACC102S30V470 é um capacitor MOS de camada única de 470 pF ±10%, 30 V DC com uma interface Si/SiO2 passivada por armadilha de nível profundo. Ele é destinado para circuitos de RF de casamento, filtragem e analógicos de precisão onde a densidade de armadilhas de interface, histerese C-V e aprisionamento de carga a longo prazo afetam a estabilidade.

Visão Geral

O HACC102S30V470 é construído em um substrato de silício float-zone (acima de 1000 Ω·cm) com um dielétrico térmico de SiO2 de 300 nm e um recozimento de passivação com hidrogênio / gás de formação. O chip mede 0,50 × 0,50 × 0,15 mm com metalização superior de ouro mínima de 2,5 µm. Ele suporta ligação de fio e montagem de chip eutética.


Principais Características

  • Passivação de armadilha de nível profundo: Dit tipicamente abaixo de 5 × 1010 cm-2 eV-1.
  • Histerese C-V zero: abaixo de 10 mV entre varreduras ascendente e descendente.
  • Eliminação de armadilha de carga: baixa absorção dielétrica e sem degradação por polarização DC.
  • 470 pF ±10% a 30 V DC com um TCC quase linear de +35 ppm/°C.
  • Construção de camada única com ESL intrínseca abaixo de 0,05 nH.
  • Compatível com ISO 9001:2015 e RoHS, metalização de ouro soldável.
  • Valores de capacitância personalizados disponíveis na mesma plataforma de 0,50 mm.

Especificações Elétricas (T = 25°C, a menos que observado)

Parâmetro Valor Condição de Teste
Capacitância 470 pF ±10% 1 MHz, 1,0 Vrms
Opções de Tolerância de Capacitância ±10% (K), ±5% (J) —
Tensão DC Nominal 30 V Operação contínua
Rigidez Dielétrica Acima de 100 V DC 1 minuto, 25°C
Densidade de Armadilha de Interface (Dit) Abaixo de 5 × 1010 cm-2 eV-1 Típico após passivação
Histerese C-V Abaixo de 10 mV Varredura de polarização ascendente/descendente
Coeficiente de Polarização DC Abaixo de 10 ppm/V 0-30 V
TCC +35 ppm/°C -55°C a +125°C
Fator Q a 1 MHz >2000 Típico
Corrente de Vazamento Abaixo de 10 nA 30 V DC, 25°C
Dielétrico SiO2 Térmico, 300 nm Interface Passivada
Dimensões do Chip 0,50 × 0,50 × 0,15 mm ±0,025 mm
Temperatura de Operação -55°C a +125°C —


Aplicações Típicas


  • Redes de casamento de impedância e filtros de RF de precisão
  • Bloqueio DC estável em front-ends analógicos e de sinal misto
  • Circuitos VCO e de referência que exigem sintonia sem histerese
  • Estágios de sample-and-hold e integradores de precisão
  • Conjuntos industriais e de instrumentação de alta confiabilidade


Capacitores MOS Passivados de Armadilha de Nível Profundo HACC102S30V470 470pF 30V Histerese C-V Zero SLC