Detalles de los productos

Created with Pixso. Hogar Created with Pixso. Productos Created with Pixso.
Condensadores MOS
Created with Pixso.

Condensadores MOS de nivel profundo con trampa pasivada HACC102S30V470 470pF 30V Histéresis C-V cero SLC

Condensadores MOS de nivel profundo con trampa pasivada HACC102S30V470 470pF 30V Histéresis C-V cero SLC

Nombre De La Marca: Hoan
Número De Modelo: HACC102S30V470
Cantidad Mínima De Pedido: 10 piezas
Condiciones De Pago: LC, D/A, D/P, T/T
Información detallada
Lugar de origen:
Shaanxi, China
Certificación:
ISO 9001:2015, RoHS
Dimensiones de los chips:
0,50x0,50x0,15mm
Metalización superior:
Au, 2,5 um mín.
Metalización trasera:
Au, 1,0 um mín.
Temperatura de funcionamiento:
-55°C a +125°C
RoHS:
Cumple con la UE 2015/863
Clase ESD:
Clase 0 (HBM)
Tipo de montaje:
Fijación de matriz eutéctica / adherible con alambre
Resaltar:

Condensador MOS pasivado de trampa de nivel profundo

,

Capacitador MOS de 470pF de 30 V

,

Capacitador SLC de histeresis C-V cero

Descripción de producto

Condensador MOS Pasivado de Trampa de Nivel Profundo HACC102S30V470 470pF 30V


Resumen: El HACC102S30V470 es un condensador MOS de una sola capa de 470 pF ±10%, 30 V CC con una interfaz Si/SiO2 pasivada de trampa de nivel profundo. Está destinado a circuitos de RF de adaptación, filtrado y analógicos de precisión donde la densidad de trampas de interfaz, la histéresis C-V y el atrapamiento de carga a largo plazo afectan la estabilidad.

Visión general

El HACC102S30V470 está construido sobre un sustrato de silicio de zona flotante (superior a 1000 Ω·cm) con un dieléctrico de SiO2 térmico de 300 nm y un recocido de pasivación con hidrógeno / gas de formación. El chip mide 0.50 × 0.50 × 0.15 mm con metalización superior de oro mínima de 2.5 µm. Soporta unión por cable y montaje de troquel eutéctico.


Características clave

  • Pasivación de trampa de nivel profundo: Dit típicamente por debajo de 5 × 1010 cm-2 eV-1.
  • Histéresis C-V cero: por debajo de 10 mV entre barridos ascendente y descendente.
  • Eliminación de trampas de carga: baja absorción dieléctrica y sin reducción por polarización de CC.
  • 470 pF ±10% a 30 V CC con un TCC casi lineal de +35 ppm/°C.
  • Construcción de una sola capa con ESL intrínseca por debajo de 0.05 nH.
  • Cumple con ISO 9001:2015 y RoHS, metalización de oro soldable por cable.
  • Valores de capacitancia personalizados disponibles en la misma plataforma de 0.50 mm.

Especificaciones eléctricas (T = 25°C a menos que se indique lo contrario)

Parámetro Valor Condición de prueba
Capacitancia 470 pF ±10% 1 MHz, 1.0 Vrms
Opciones de tolerancia de capacitancia ±10% (K), ±5% (J) —
Voltaje CC nominal 30 V Operación continua
Rigidez dieléctrica Superior a 100 V CC 1 minuto, 25°C
Densidad de trampas de interfaz (Dit) Por debajo de 5 × 1010 cm-2 eV-1 Típico después de la pasivación
Histéresis C-V Por debajo de 10 mV Barrido de polarización ascendente/descendente
Coeficiente de polarización de CC Por debajo de 10 ppm/V 0-30 V
TCC +35 ppm/°C -55°C a +125°C
Factor Q a 1 MHz >2000 Típico
Corriente de fuga Por debajo de 10 nA 30 V CC, 25°C
Dieléctrico SiO2 térmico, 300 nm Interfaz pasivada
Dimensiones del chip 0.50 × 0.50 × 0.15 mm ±0.025 mm
Temperatura de operación -55°C a +125°C —


Aplicaciones típicas


  • Redes de filtros y adaptación de impedancia de RF de precisión
  • Bloqueo de CC estable en front-ends analógicos y de señal mixta
  • Circuitos VCO y de referencia que requieren sintonización sin histéresis
  • Etapas de sample-and-hold e integradores de precisión
  • Ensamblajes industriales e de instrumentación de alta fiabilidad


Condensadores MOS de nivel profundo con trampa pasivada HACC102S30V470 470pF 30V Histéresis C-V cero SLC