chi tiết sản phẩm

Created with Pixso. Nhà Created with Pixso. Các sản phẩm Created with Pixso.
Capacitor MOS
Created with Pixso.

Ultra-Compact 100 pF Single Layer MOS Capacitor Chip 0,25 mm Footprint 50V cho tích hợp hệ thống mật độ cao

Ultra-Compact 100 pF Single Layer MOS Capacitor Chip 0,25 mm Footprint 50V cho tích hợp hệ thống mật độ cao

Tên thương hiệu: Hoan
Số mô hình: HACC101S50V250
MOQ: 10 miếng
Điều khoản thanh toán: T/T,L/C,D/A,D/P
Thông tin chi tiết
Nguồn gốc:
Thiểm Tây, Trung Quốc
Chứng nhận:
ISO 9001:2015
Phạm vi điện dung:
10 pF đến 1000 pF trên nền tảng này
Điện áp định mức:
50V một chiều
Kích thước chip:
0,25 x 0,25 x 0,10 mm (±20 µm)
Kiểu lắp:
Dây có thể liên kết / Epoxy dẫn điện hoặc AuSn Eutectic Die Attach
Đánh giá ESD:
Lớp 0 (HBM) trên JESD22-A114
Độ nhạy ẩm:
MSL 1 cho mỗi J-STD-020
Làm nổi bật:

Chip tụ MOS 100 pF

,

0.25 mm dấu chân MOS tụ điện

,

Capacitor MOS lớp đơn 50V

Mô tả sản phẩm

Tụ MOS Lớp Đơn Siêu Nhỏ HACC101S50V250 100 pF 50V

Trả lời ngắn: HACC101S50V250 là tụ MOS lớp đơn với điện dung 100 pF ±10% và định mức điện áp DC 50V, được chế tạo trên silicon float-zone với lớp SiO² điện môi dày 300 nm được oxy hóa nhiệt trong chip kích thước 0,25 x 0,25 x 0,10 mm. Nó được đặt bằng phương pháp gắn chip và kết nối bằng dây hàn, và nó được sử dụng ở những nơi diện tích bo mạch hoặc đế là yếu tố thiết kế hạn chế. Điện dung, định mức điện áp, hình dạng chip, loại điện môi và cấu trúc kim loại đều có thể tùy chỉnh.2 điện môi trong chip 0,25 x 0,25 x 0,10 mm. Nó được đặt bằng phương pháp gắn chip và kết nối bằng dây hàn, và nó được sử dụng ở những nơi diện tích bo mạch hoặc đế là yếu tố thiết kế hạn chế. Điện dung, định mức điện áp, hình dạng chip, loại điện môi và cấu trúc kim loại đều có thể tùy chỉnh.


Thông số kỹ thuật nhanh

Thông số Giá trị
Điện dung 100 pF ±10% (có sẵn ±5%)
Điện áp DC định mức 50V
Điện môi SiO² nhiệt2, 300 nm
Kích thước chip 0,25 x 0,25 x 0,10 mm
Hệ số Q >2000 ở 1 MHz, >200 ở 1 GHz
ESR ở 1 GHz <0,1 Ω
ESL nội tại <0,05 nH
TCC 0 ±30 ppm/°C
Rò rỉ <10 nA ở 25°C
Điện cực trên TiW-Pt-Au, ≥2,5 μm Au, có thể hàn dây
Nhiệt độ hoạt động -55°C đến +125°C
MSL MSL 1 theo J-STD-020


Độ tinh khiết Cấp Bán Dẫn và Phát Thải Ít Khí Cho Ứng Dụng Siêu Sạch

Lớp điện môi được nuôi cấy trong nhà máy sản xuất wafer trên silicon float-zone thay vì được lắng đọng từ huyền phù gốm, do đó chip hoàn chỉnh không chứa chất kết dính, chất trợ thiêu kết hoặc dung môi hữu cơ dư thừa. Tổng khối lượng mất dưới 1,0% và vật liệu ngưng tụ dễ bay hơi thu được dưới 0,10%, nằm trong giới hạn sàng lọc ASTM E595 áp dụng cho phần cứng tiếp xúc với chân không. Điều này quan trọng ở những nơi màng ngưng tụ có thể làm mờ bề mặt quang học hoặc làm nhiễm bẩn bộ dò, ví dụ như buồng chân không, cột chùm điện tử và ion, quang học máy đo khối phổ và các gói cảm biến kín. Tài liệu truy xuất nguồn gốc lô wafer được cung cấp cùng với mỗi lô hàng.


Khả năng Tương thích Hàn Dây Vượt Trội Cho Lắp Ráp Năng Suất Cao

Điện cực trên là một lớp TiW-Pt-Au được phay với ít nhất 2,5 μm vàng. Lớp vàng dẻo phân tán 40-100 mW năng lượng siêu âm trên miếng đệm thay vì truyền vào lớp điện môi, đây thường là nguyên nhân gây ra hiện tượng nứt và xuyên thủng trên các bộ phận màng mỏng. Độ bền kéo điển hình trên 6 gf đối với dây vàng 25 μm. Cửa sổ quy trình bao gồm hàn bóng nhiệt âm 18-25 μm Au ở nhiệt độ đế 120-150°C và hàn nêm siêu âm 25 μm Al ở nhiệt độ phòng, và lớp chắn Pt ngăn chặn sự rò rỉ vàng trong quá trình tái chảy eutectic.


Ứng dụng điển hình

  • Ghép nối và bỏ qua mô-đun thu/phát mảng pha
  • Chặn DC và tách nhiễu điện áp cống cho bộ khuếch đại công suất GaN và GaAs
  • Mạng phù hợp dải L đến Ka của tải trọng vệ tinh
  • Mô-đun đầu cuối radar và V2X (76-81 GHz)
  • Thiết bị chân không, quang học ion và đầu cuối máy đo khối phổ
  • Chặn DC bộ thu phát quang (100G/400G QSFP-DD, OSFP)
  • Các hệ thống con RF y tế như điện tử cuộn dây MRI


Ultra-Compact 100 pF Single Layer MOS Capacitor Chip 0,25 mm Footprint 50V cho tích hợp hệ thống mật độ cao