detalhes dos produtos

Created with Pixso. Casa Created with Pixso. Produtos Created with Pixso.
Capacitores MOS
Created with Pixso.

Capacitor MOS de Camada Única Ultra-Compacto 100 pF Chip com Pegada de 0,25 mm 50V para Integração de Sistema de Alta Densidade

Capacitor MOS de Camada Única Ultra-Compacto 100 pF Chip com Pegada de 0,25 mm 50V para Integração de Sistema de Alta Densidade

Marca: Hoan
Número do modelo: HACC101S50V250
Quantidade mínima: 10 peças
Condições de pagamento: T/T,L/C,D/A,D/P
Informações pormenorizadas
Lugar de origem:
Shanxi, China
Certificação:
ISO 9001:2015
Faixa de capacidade:
10 pF a 1000 pF nesta plataforma
Tensão nominal:
C.C. 50V
Dimensões do chip:
0,25 x 0,25 x 0,10 mm (±20 µm)
Tipo de montagem:
Epóxi ligável/condutor ou AuSn Eutectic Die Attach
Avaliação do ESD:
Classe 0 (HBM) por JESD22-A114
Sensibilidade de umidade:
MSL 1 por J-STD-020
Destacar:

Chip capacitor MOS de 100 pF

,

Capacitor MOS com pegada de 0

,

25 mm

Descrição do produto

HACC101S50V250 Ultra-compacto 100 pF 50V chip de condensador MOS de camada única

Resposta curta:O HACC101S50V250 é um condensador MOS de camada única com 100 pF ± 10% de capacidade e uma classificação de 50 V de CC, construído em silício de zona flutuante com um SiO de 300 nm cultivado termicamente2é colocado por colagem por matrizes e ligado por ligação de fios e é utilizado quando a área da placa ou do substrato é a restrição de projeto limitante.tensão nominal, a geometria do chip, o tipo dielétrico e a pilha de metalização são todos personalizáveis.


Especificações de uma olhada

Parâmetro Valor
Capacidade 100 pF ±10% (±5% disponíveis)
Tensão nominal de CC 50 V
Dieléctricos SiO térmico2300 nm.
Tamanho do chip 00,25 x 0,25 x 0,10 mm
Fator Q > 2000 a 1 MHz, > 200 a 1 GHz
ESR a 1 GHz < 0,1 Ω
ESL intrínseco < 0,05 nH
TCC 0 ± 30 ppm/°C
Fugas < 10 nA a 25°C
Eletrodo superior TiW-Pt-Au, ≥ 2,5 μm Au, ligável a fios
Temperatura de funcionamento -55°C a +125°C
MSL 1 MSL por J-STD-020


Pureza de grau de semicondutor e baixa emissão de gases para aplicações ultralimpas

O dielétrico é cultivado em uma fábrica de wafer em silício de zona flutuante, em vez de ser depositado a partir de uma lama cerâmica, de modo que o chip acabado não carrega aglutinante, auxílio de sinterização ou veículo orgânico residual.Perda de massa total inferior a 10,0% e materiais condensáveis voláteis coletados com menos de 0,10%, dentro dos limites de triagem da norma ASTM E595, aplicados a equipamentos expostos ao vácuo.Isso importa onde um filme condensado iria borbulhar uma superfície óptica ou contaminar um detectorA documentação de rastreabilidade do lote de wafer é fornecida com cada remessa.


Compatibilidade superior de ligação de fios para montagem de alto rendimento

O eletrodo superior é uma pilha de TiW-Pt-Au pulverizada com pelo menos 2,5 μm de ouro.que é a causa habitual de crateração e ligação através de peças de película finaA força de tração típica é superior a 6 gf para fio de ouro de 25 μm.A janela de processo abrange a ligação de esferas termo-sônicas Au de 18-25 μm a 120-150 °C e a ligação de cunhas ultra-sônicas Al de 25 μm a temperatura ambiente, e a barreira Pt impede a lixiviação do ouro durante o refluxo eutético.


Aplicações típicas

  • Acoplamento e desvio de módulos de transmissão/recepção em matriz de fases
  • Bloqueio de corrente contínua do amplificador de potência GaN e GaAs e desacoplamento do desvio de drenagem
  • Redes de correspondência de carga útil por satélite de banda L para banda Ka
  • Modulos de radar e de front-end V2X (76-81 GHz)
  • Instrumentação a vácuo, óptica iónica e espectrómetro de massa
  • Blocos de transceptor óptico de corrente contínua (100G/400G QSFP-DD, OSFP)
  • Subsistemas médicos de RF, tais como eletrónica de bobinas de ressonância magnética


Capacitor MOS de Camada Única Ultra-Compacto 100 pF Chip com Pegada de 0,25 mm 50V para Integração de Sistema de Alta Densidade