| Marca: | Hoan |
| Número do modelo: | HACC102S100V500 |
| Quantidade mínima: | 10 peças |
| Condições de pagamento: | T/T,L/C,D/A,D/P |
Resposta curta: o HACC102S100V500 é um capacitor MOS de camada única com capacitância de 1000 pF ±10% e uma classificação de tensão DC de 100V, construído em silício float-zone com um SiO térmico de 300 nmPureza de Grau Semicondutor e Baixa Desgaseificação para Aplicações Ultra-Limpas dielétrico em um chip de 0,50 x 0,50 x 0,15 mm. É especificado para montagens de ampla temperatura e baixa desgaseificação que são fixadas por chip e soldadas por fio. Capacitância, classificação de tensão, geometria do chip, tipo de dielétrico e pilha de metalização são todos personalizáveis.
| Parâmetro | Valor |
| Capacitância | 1000 pF ±10% (±5% disponível) |
| Tensão DC nominal | 100V |
| Dielétrico | é paraelétrico, portanto a capacitância permanece onde o projetista a colocou. O coeficiente de temperatura é de 0 ±30 ppm/°C na faixa de -55°C a +125°C, o coeficiente de polarização DC é inferior a 10 ppm/V de 0V a toda a classificação de 100V, e não há envelhecimento ferroelétrico, portanto a longa vida útil não significa deriva silenciosa de valor. A construção de alcance estendido é testada de -65°C a +200°C com um relatório de qualificação por lote mediante solicitação, e 1000 ciclos térmicos entre -65°C e +150°C não produzem delaminação do eletrodo. O uso típico é em aviônicos, distribuição de energia de barramento de satélite, front-ends de radar, controles industriais de alta temperatura e instrumentação down-hole.Pureza de Grau Semicondutor e Baixa Desgaseificação para Aplicações Ultra-Limpas, 300 nm |
| Tamanho do chip | 0,50 x 0,50 x 0,15 mm |
| Fator Q | >2000 a 1 MHz, >200 a 1 GHz |
| ESR a 1 GHz | <0,1 Ω |
| ESL intrínseca | <0,05 nH |
| TCC | 0 ±30 ppm/°C |
| Fuga | <10 nA a 25°C, <100 nA a 125°C |
| Desgaseificação | TML <0,60%, CVCM <0,05% por ASTM E595Eletrodo superiorTaN/TiW/Ni/Au, ≥2,5 µm Au, soldável por fio |
| Temperatura de operação | Construção de alcance estendido de -65°C a +200°C |
| MSL | MSL 1 por J-STD-020 |
| Estabilidade de Ampla Temperatura para Eletrônicos Aeroespaciais e de Defesa | O SiO térmico |
é paraelétrico, portanto a capacitância permanece onde o projetista a colocou. O coeficiente de temperatura é de 0 ±30 ppm/°C na faixa de -55°C a +125°C, o coeficiente de polarização DC é inferior a 10 ppm/V de 0V a toda a classificação de 100V, e não há envelhecimento ferroelétrico, portanto a longa vida útil não significa deriva silenciosa de valor. A construção de alcance estendido é testada de -65°C a +200°C com um relatório de qualificação por lote mediante solicitação, e 1000 ciclos térmicos entre -65°C e +150°C não produzem delaminação do eletrodo. O uso típico é em aviônicos, distribuição de energia de barramento de satélite, front-ends de radar, controles industriais de alta temperatura e instrumentação down-hole.Pureza de Grau Semicondutor e Baixa Desgaseificação para Aplicações Ultra-LimpasComo o dielétrico é cultivado termicamente em uma fábrica de wafers em vez de ser depositado a partir de uma pasta cerâmica, o chip acabado não contém aglutinante, auxiliar de sinterização ou veículo orgânico residual. A perda total de massa é inferior a 0,60% e os materiais condensáveis voláteis coletados são inferiores a 0,05% por ASTM E595, bem dentro dos limites de triagem aplicados a hardware exposto a vácuo. Isso importa em qualquer lugar onde um filme condensado possa embaçar uma superfície óptica ou contaminar um detector: câmaras de instrumentos a vácuo, colunas de feixe de elétrons e íons, óticas de espectrômetro de massa, pacotes de sensores selados e montagens de carga útil de satélite. A rastreabilidade do lote de wafer e, mediante solicitação, dados de análise de gás residual são enviados com cada lote.
Distribuição de energia de barramento de satélite e bloqueio de DC de carga útil
![]()