商品の詳細

Created with Pixso. ホーム Created with Pixso. 製品 Created with Pixso.
MOSキャパシタ
Created with Pixso.

回路保護用超低ESL 680pF 50V MOSコンデンサ ソフトブレークダウン耐性単層チップ

回路保護用超低ESL 680pF 50V MOSコンデンサ ソフトブレークダウン耐性単層チップ

ブランド名: Hoan
モデル番号: HACC681S50V750
MOQ: 10個
支払い条件: T/T、L/C、D/A、D/P
詳細情報
起源の場所:
陝西省、中国
証明:
ISO 9001:2015
ダイレクトリックタイプ:
COG/NPO (クラス I、常電気)
基板:
フロートゾーンシリコン、>1000 Ohm·cm
DC バイアス係数 (VCC):
<10 ppm/V
漏れ電流:
<10 nA @ 25°C、<100 nA @ 125°C (定格電圧)
上部メタライゼーション:
TaN/TiW/Ni/Au、≧2.5μm Au
カスタマイズ:
静電容量、電圧、形状、誘電体、メタライゼーション、および製品ファミリーの割り当てを構成可能
ハイライト:

680pF MOSコンデンサ

,

50V単層チップコンデンサ

,

ソフトブレークダウン耐性コンデンサ

製品の説明

この製品について

単層MOSコンデンサは、フローティングゾーンシリコン基板上に熱酸化成長したSiO2誘電体を持つ平面型メタル・インシュレータ・セミコンダクタコンデンサです。電流経路は内部電極やビアのない単一の垂直バリアであるため、デバイスは非常に低い等価直列インダクタンスと、温度およびバイアスにわたる非常に小さな静電容量のばらつきを示します。このモデルは、保護および高電流デカップリングの役割を意図した、より大きなフットプリントのバリアントです。2誘電体。電流経路は内部電極やビアのない単一の垂直バリアであるため、デバイスは非常に低い等価直列インダクタンスと、温度およびバイアスにわたる非常に小さな静電容量のばらつきを示します。このモデルは、保護および高電流デカップリングの役割を意図した、より大きなフットプリントのバリアントです。

  • 製品タイプ:単層MOSコンデンサ / ワイヤボンディング可能なチップコンデンサ
  • モデル:HACC681S50V750  |  ブランド:Hoan
  • 静電容量:680 pF ±10%  |  定格電圧:50 V DC
  • チップサイズ:0.75 × 0.75 × 0.20 mm  |  誘電体:COG/NPO (クラスI)
  • 実装:ワイヤボンディング、または導電性エポキシ / AuSn / 銀焼結ダイアタッチ


低寄生インダクタンスと過渡応答

コンデンサが高速過渡現象中にレールを安定させる能力は、最初の数ナノ秒で示すインピーダンスによって決まります。これらの時間スケールでは、インピーダンスは静電容量よりもESLによって支配されます。単層構造は電流ループを0.20 mmの垂直経路に収束させるため、過渡応答の利点が得られます。

  • ESLは0.05 nH未満で、同等の多層セラミックチップよりも約1桁低くなっています。
  • 1 GHzでESRは0.05 Ω未満であるため、クランプは過渡現象の端で誘導性ではなく抵抗性として動作します。
  • 自己共振周波数はチップレベルで1.5 GHz以上であり、興味のある帯域幅全体で部品を静電容量性として保ちます。
  • 誘電体がパラエレクトリックであるため、DCバイアスによる低下や圧電的なリンギングはありません。
  • 0.75 mmパッド上の複数の並列ボンディングは、1 A rmsを超えるパルス電流をサポートします。

ホットプラグインラッシュパスまたは広帯域ギャップパワー段に供給するバイアスネットワークでは、実用的な結果として、電圧変動を乗り切るためにコンデンサを直列にスタッキングすることなく、同値の多層部品よりもクランプオーバーシュートが低く、セトリングテールが短くなります。


カスタマイズオプション

このモデルは固定カタログアイテムではなく設定可能なプラットフォームであるため、特定のレール、波形、またはフットプリントに合わせて部品を再指定できます。また、購入またはカタログ分類の要件に応じて、同じプラットフォームをカタログ構造内の別の製品ファミリーに再割り当てすることもできます。


パラメータ 標準 利用可能なカスタマイズ
静電容量 680 pF ±10% 10 pF~10,000 pF; ±5%またはそれ以下の公差
定格電圧 50 V DC 6.3 V~500 V DC; 積層誘電体で1000 V
チップ寸法 0.75 × 0.75 × 0.20 mm 0.25 × 0.25 mm~5.0 × 5.0 mm; 縦横比4:1までの長方形
誘電体 COG/NPO (クラスI) X7R (クラスII)、高K、カスタム層スタック
上面金属化 TaN/TiW/Ni/Au、2.5 µm Au 最大5.0 µm Au; アルミニウムオプション
裏面金属化 TiW-Pt-Au、1.0 µm Au Auのみ; AuSnまたはAuGeの予備堆積; 銀焼結仕上げ
設計アーキテクチャ 両面ボーダー付き 片面ボーダー付きまたはボーダーレス
プロトタイプリードタイム 3~4週間 標準値の場合は迅速な1~2週間


典型的なアプリケーション

  • 通信およびデータコムラインカードのホットプラグおよびインラッシュ制限ネットワーク
  • 12~48 Vレールのロードダンプおよびサージクランプ
  • 28~50 V電源の広帯域ギャップパワー段のバイアスデカップリング
  • 高dV/dtのスイッチングコンバータの入出力フィルタリング
  • 産業用電源、計測、計装ボードでの過渡抑制
  • コンパクトモジュールでの広帯域RFバイパスおよびDCブロッキング


回路保護用超低ESL 680pF 50V MOSコンデンサ ソフトブレークダウン耐性単層チップ