rincian produk

Created with Pixso. Rumah Created with Pixso. Produk Created with Pixso.
Kondensator MOS
Created with Pixso.

Ultra-Low ESL 680 pF 50V MOS Kondensator Soft-Breakdown Tolerant Single Layer Chip untuk Perlindungan Sirkuit

Ultra-Low ESL 680 pF 50V MOS Kondensator Soft-Breakdown Tolerant Single Layer Chip untuk Perlindungan Sirkuit

Nama Merek: Hoan
Nomor Model: HACC681S50V750
MOQ: 10 buah
Ketentuan Pembayaran: T/T,L/C,D/A,D/P
Informasi Rinci
Tempat asal:
Shaanxi, Tiongkok
Sertifikasi:
ISO 9001:2015
Jenis Dielektrik:
COG/NPO (Kelas I, paraelektrik)
Substrat:
Silikon zona apung, >1000 Ohm·cm
Koefisien Bias DC (VCC):
<10 ppm/V
Arus bocor:
<10 nA @ 25°C, <100 nA @ 125°C (tegangan terukur)
Metalisasi Atas:
TaN/TiW/Ni/Au, ≥2,5µm Au
Kustomisasi:
Kapasitansi, tegangan, geometri, dielektrik, metalisasi, dan penetapan rangkaian produk dapat dikonf
Menyoroti:

Kondensator MOS 680 pF

,

Kondensator chip lapisan tunggal 50V

,

Kondensator tahan pemisahan lunak

Deskripsi Produk

Apa produk ini

Kapasitor MOS lapisan tunggal adalah kapasitor planar metal-insulator-semiconductor yang dibangun di atas substrat silikon float-zone dengan SiO yang tumbuh secara termal2 dielektrik. Karena jalur arus adalah penghalang vertikal tunggal tanpa elektroda internal dan tanpa vias, perangkat menghadirkan induktansi seri ekuivalen yang sangat rendah dan penyebaran kapasitansi yang sangat kecil di seluruh suhu dan bias. Model ini adalah varian jejak yang lebih besar, ditujukan untuk peran perlindungan dan pemutusan arus tinggi.

  • Jenis produk: kapasitor MOS lapisan tunggal / kapasitor chip yang dapat diikat kawat
  • Model: HACC681S50V750  |  Merek: Hoan
  • Kapasitansi: 680 pF ±10%  |  Tegangan terukur: 50 V DC
  • Ukuran chip: 0,75 × 0,75 × 0,20 mm  |  Dielektrik: COG/NPO (Kelas I)
  • Pemasangan: pengikatan kawat, atau epoksi konduktif / AuSn / perekat chip perak yang disinter


Induktansi parasitik rendah dan respons transien

Kemampuan kapasitor untuk menjaga rel tetap stabil selama transien cepat ditentukan oleh impedansi yang disajikannya dalam beberapa nanodetik pertama, dan pada skala waktu tersebut impedansi didominasi oleh ESL daripada kapasitansi. Konstruksi lapisan tunggal meruntuhkan loop arus ke jalur vertikal 0,20 mm, di mana keunggulan transien berasal.

  • ESL intrinsik di bawah 0,05 nH, kira-kira satu urutan besarnya lebih rendah daripada chip keramik multilayer yang sebanding
  • ESR di bawah 0,05 Ω pada 1 GHz, sehingga klem berperilaku resistif daripada induktif di tepi transien
  • Frekuensi resonansi mandiri di atas 1,5 GHz tingkat chip, menjaga bagian kapasitif di seluruh pita yang diminati
  • Tidak ada penurunan tegangan DC dan tidak ada dering piezoelektrik, karena dielektriknya paraelektrik
  • Beberapa ikatan paralel pada bantalan 0,75 mm mendukung arus pulsa di atas 1 A rms

Dalam jalur arus masuk hot-plug atau jaringan bias yang memberi daya pada tahap daya pita lebar, hasil praktisnya adalah overshoot klem yang lebih rendah dan ekor pemukiman yang lebih pendek daripada bagian multilayer dengan nilai yang sama, tanpa menumpuk kapasitor secara seri untuk bertahan dari ekskursi tegangan.


Opsi kustomisasi

Model ini adalah platform yang dapat dikonfigurasi daripada item katalog tetap, sehingga bagian tersebut dapat ditentukan ulang untuk rel, bentuk gelombang, atau jejak tertentu. Platform yang sama juga dapat ditugaskan ulang ke keluarga produk lain dalam struktur katalog Anda ketika klasifikasi pembelian atau katalog Anda memerlukannya.


Parameter Standar Kustomisasi yang tersedia
Kapasitansi 680 pF ±10% 10 pF hingga 10.000 pF; ±5% atau toleransi yang lebih ketat
Tegangan terukur 50 V DC 6,3 V hingga 500 V DC; 1000 V dengan dielektrik bertumpuk
Dimensi chip 0,75 × 0,75 × 0,20 mm 0,25 × 0,25 mm hingga 5,0 × 5,0 mm; persegi panjang hingga rasio aspek 4:1
Dielektrik COG/NPO (Kelas I) X7R (Kelas II), K tinggi, tumpukan lapisan kustom
Metalurgi atas TaN/TiW/Ni/Au, 2,5 µm Au Hingga 5,0 µm Au; opsi aluminium
Metalurgi belakang TiW-Pt-Au, 1,0 µm Au Hanya Au; pra-deposisi AuSn atau AuGe; lapisan yang dapat disinter perak
Arsitektur desain Berbatasan dua sisi Berbatasan satu sisi atau tanpa batas
Waktu tunggu prototipe 3–4 minggu Dipercepat 1–2 minggu untuk nilai standar


Aplikasi tipikal

  • Jaringan pembatas arus masuk dan hot-plug di kartu jalur telekomunikasi dan datacom
  • Pembatas beban dan lonjakan pada rel 12–48 V
  • Pemutusan bias untuk tahap daya pita lebar pada catu daya 28–50 V
  • Penyaringan input dan output dalam konverter switching dengan dV/dt tinggi
  • Penekanan transien dalam daya industri, papan pengukuran dan instrumentasi
  • Penyaringan RF broadband dan pemblokiran DC dalam modul ringkas


Ultra-Low ESL 680 pF 50V MOS Kondensator Soft-Breakdown Tolerant Single Layer Chip untuk Perlindungan Sirkuit