ชิป Flip-Chip สําหรับการประกอบ RF ที่ไม่มีสายพันธุ์

HFC101S30V100 ระดับเวฟเฟอร์ BGA MOS คอนเดสซิเตอร์

สรุปคือHFC101S30V100 เป็นตัวประกอบ MOS แบบชั้นเดียว 100 pF, 30 V สร้างขึ้นจากซิลิคอนโซนพลอยความต้านทานสูงที่มีตัวประกอบ SiO2 ที่ปลูกด้วยความร้อนมันถูกนํามาพร้อมกับการปิด micro-bump ระดับ wafer (BGA) สําหรับ flip-chip, การประกอบที่ไม่มีสายพันธนาการ, และสถาปัตยกรรม Dielectric SiO2 ที่ไม่มีรูปแบบไม่แสดงความเหนื่อย dipole. มันถูกใช้สําหรับการกั้น DC, การเลี่ยง RF และการเชื่อมต่อใน RF และโมดูลพลังงานหนา.ค่าความจุตามสั่ง, ความสูงของกระแทกและจีโอเมตรี่ชิปมีให้เลือก

ความ จริง สําคัญ

BGA ระดับกระดาน / Micro-Bump พร้อม

อุปกรณ์นี้ถูกจัดส่งพร้อมกับ UBM (Under-Bump Metallisation) ระดับแผ่น และมีไมโครบัมป์จากเสาทองแดงที่มีหมวกผสม SnAgดังนั้นมันสามารถถูกวางโดยตรงโดยเครื่องผูก flip-chip มาตรฐานและแปรรูปในบรรจุระดับ wafer (WLP) และ BGAแต่ละแผ่นได้รับการทดสอบไฟฟ้าระดับแผ่น และแผนที่แผ่นดิจิตอลมีให้สําหรับการติดตาม

• มิโครบัมป์จากเสาทองแดงที่มีหมวกผสม SnAg ความยาว 80 μm (มีความยาวตามต้องการ)
• รองรับการไหลกลับสูงสุดถึง 260 °C; ระดับความรู้สึกต่อความชื้น MSL 1
• การทดสอบไฟฟ้าระดับกระดาน 100% ด้วยแผนที่กระดานดิจิตอล

Flip-Chip พร้อมสําหรับการประกอบที่ไม่มีสายเชื่อม

เนื่องจากทั้งสองปลายถูกวางไว้บนใบหนึ่งผ่านการโลหะกระแทก symmetric, capacitor สามารถติดต่อโดยตรงกับ laminate, เซรามิคหรือซิลิคอน interposers โดยไม่ต้องสายทองพันธะ.การกําจัดสายพันธนาการกําจัดการเชื่อมต่อที่ปกติจะครองการชักชวนชุด, และยังกําจัดโหมดความอ่อนเพลียของกระดูกไฟฟ้าด้วยกระดูกไฟฟ้า. นี้เหมาะกับการออกแบบที่ต้องการเส้นทางการกลับ RF สั้นและซ้ํา ๆ และความสามารถในการเชื่อมต่อที่ต่ําและคงที่

• ไม่จําเป็นต้องมีพันธบัตรทอง
• ชิปภายใน ESL < 0.05 nH; ความสอดคล้องลําดับ > 6 GHz
• อุปกรณ์เชื่อมโยง C4 และพิมพ์พิมพ์พิมพ์พิมพ์พิมพ์พิมพ์พิมพ์พิมพ์

การใช้งาน

• โมดูลด้านหน้า RF ระดับกระดานและตารางเรียงระยะ
• บล็อก Flip-chip DC และ RF coupling ในวงจรไมโครไฮบริด
• การแยกเครือข่าย Bias สําหรับเครื่องขยายกําลัง RF
• การเลื่อนความหนาแน่นสูงในโมดูลหลายชิป
• 5G โรคเซลล์เล็กและรังสี backhaul
• การทดสอบและการวัดด้านหน้าที่ต้องการ ESL ต่ําและมั่นคง