english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
polski
فارسی
বাংলা
ไทย
tiếng Việt
العربية
हिन्दी
Türkçe
indonesia
Überlegene Spannungsfestigkeit 1000 pF 100 V MOS-Kondensator (HACC102S100V500) — Stabiles Dielektrikum, Drahtbondfähiger eutektischer Die-Attach-Chip
Zusammenfassung: Der Hoan HACC102S100V500 ist ein 1000 pF ±10% einlagiger MOS-Kondensator mit einer Nennspannung von 100 V DC, mit einer dielektrischen Durchschlagsfestigkeit von über 250 V DC (250 % der Nennspannung), einem stabilen Dielektrikum von 0 ±30 ppm/°C über -55°C bis +125°C und einem Metallisierungssystem, das sowohl für Golddrahtbonden als auch für AuSn-eutektischen Die-Attach geeignet ist.
Was ist ein einlagiger MOS-Kondensator?
Ein MOS-Kondensator (Metal–Oxide–Semiconductor capacitor) ist ein einlagiger Kondensator, der ein thermisch gewachsenes Siliziumdioxid (SiO2) Dielektrikum auf einem Siliziumsubstrat mit hohem spezifischem Widerstand verwendet, mit Metallelektroden oben und unten. Ohne internen Elektrodenstapel fließt der Strom vertikal durch eine Dielektrikumsschicht, was zu einer nahezu null intrinsischen äquivalenten Serieninduktivität (ESL), einer hohen Eigenresonanzfrequenz (SRF) und einem vorhersagbaren Temperaturverhalten im Vergleich zu mehrlagigen Keramikkondensatoren (MLCCs) führt.
Hauptleistungsmerkmale
- Überlegene Spannungsfestigkeit — dielektrische Durchschlagsfestigkeit größer als 250 V DC (250 % der Dauerbelastbarkeit von 100 V), 100 % Produktionstest pro Stück.
- Dielektrische Stabilität — Klasse I COG/NPO-äquivalentes thermisches SiO2 mit einem Temperaturkoeffizienten von 0 ±30 ppm/°C von -55°C bis +125°C, einem vernachlässigbaren DC-Bias-Koeffizienten (<10 ppm/V) und keiner ferroelektrischen Alterung.
- Drahtbondfähig & eutektischer Die-Attach bereit — ein oberer TiW-Au-Stapel (≥2,5 µm Au) unterstützt 25 µm Golddrahtbonden mit >6 gf Zugfestigkeit; die Rückseite TiW-Pt-Au mit einer Platin-Diffusionsbarriere ermöglicht zuverlässigen AuSn (80/20) eutektischen und leitfähigen Epoxid-Die-Attach.
- Geringe Leckage — <10 nA bei 25°C und <100 nA bei 125°C bei Nennspannung.
- Geringer ESR — typisch <0,1 Ω bei 1 GHz für effizientes RF-Bypass.
Elektrische Spezifikationen (T = 25°C, sofern nicht anders angegeben)
| Parameter | Wert | Bedingung |
| Kapazität | 1000 pF ±10% (±5% verfügbar) | 1 MHz, 1,0 Vrms |
| Nennspannung (DC) | 100 V | Dauerbetrieb |
| Dielektrische Durchschlagsfestigkeit | >250 V DC (250 % der Nennspannung) | 5 s Haltezeit, 100 % getestet |
| TCC | 0 ±30 ppm/°C | -55°C bis +125°C |
| Verlustfaktor | ≤0,15% | 1 kHz, 1,0 Vrms |
| Leckstrom | <10 nA @ 25°C> | Bei Nennspannung |
| Isolationswiderstand | ≥10⁴ MΩ | Bei Nennspannung, 25°C |
| ESR @ 1 GHz | <0,1 Ω | Typisch |
| Intrinsische Chip-ESL | <0,05 nH | De-embedded |
| Eigenresonanzfrequenz | >1,5 GHz auf Chiplevel; >600 MHz mit 0,5 mm Bonddraht | Typisch |
| Dielektrische Absorption | <0,1% | 1 kHz |
| Chip-Abmessungen | 0,50 × 0,50 × 0,15 mm | ±25 µm |
| Obere Metallisierung | TiW-Au, ≥2,5 µm Au | Drahtbondfähig |
| Rückseitenmetallisierung | TiW-Pt-Au, ≥1,0 µm Au (Pt-Barriere) | AuSn / Epoxid bereit |
| Drahtbond-Zugfestigkeit | >6 gf für 25 µm Au-Draht | MIL-STD-883 Methode 2011.7 |
| ESD-Bewertung | Klasse 0 (HBM) gemäß JESD22-A114 | - |
