english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
polski
فارسی
বাংলা
ไทย
tiếng Việt
العربية
हिन्दी
Türkçe
indonesia
Capacitor MOS de Fator Q Ultra-Alto de 100 pF e 30 V (HACC101S30V300) — Chip RF em Camada Única em Miniatura de Baixo ESR
Resumo: O Hoan HACC101S30V300 é um capacitor MOS de camada única de 100 pF ±10% com classificação de 30 V CC, entregando um fator Q ultra-alto (Q>2000 @ 1 MHz, Q>300 @ 1 GHz) e ESR ultra-baixo (<0.08 Ω @ 1 GHz) em um pacote de die nu ultra-miniatura de 0.40 × 0.40 × 0.15 mm para wire-bonding. Ele é projetado para casamento de impedância RF de baixa perda, bloqueio de CC e bypass onde a área da placa e a perda de inserção são críticas.
O que é um Capacitor MOS de Camada Única?
Um capacitor MOS (capacitor Metal-Oxide-Semiconductor) é um capacitor de camada única que usa um dielétrico de dióxido de silício (SiO2) crescido termicamente em um substrato de silício de alta resistividade, com eletrodos metálicos na parte superior e inferior. Como não há empilhamento de eletrodos internos, a corrente flui verticalmente através de uma camada dielétrica, proporcionando uma indutância série equivalente (ESL) intrínseca próxima de zero e uma alta frequência de auto-ressonância (SRF) em comparação com capacitores cerâmicos multicamadas (MLCCs).
Principais Vantagens de Desempenho
- Fator Q Ultra-Alto — Q > 2000 a 1 MHz e Q > 300 a 1 GHz. O substrato float-zone (>1000 Ω·cm) minimiza a perda por correntes parasitas, de modo que a perda de inserção da rede é insignificante e o indutor de casamento, não o capacitor, domina a perda total.
- ESR Ultra-Baixo — ESR tipicamente abaixo de 0.08 Ω a 1 GHz, minimizando a perda I²R em caminhos de bypass de amplificador de potência e bloqueio de CC.
- Formato de Chip em Miniatura — o die nu de 0.40 mm ocupa aproximadamente 36% da área de um chip padrão de 0.50 mm, aumentando a densidade de canais em front-ends RF multicanais.
- Indutância Intrínseca Próxima de Zero — o caminho de corrente vertical de camada única resulta em ESL de chip intrínseca abaixo de 0.03 nH; a ressonância do sistema é definida pelo fio de bond controlado pelo usuário.
- C-V Estável — o SiO paraelétrico2 apresenta um coeficiente de polarização CC insignificante (<10 ppm/V) e sem envelhecimento ferroelétrico.
Especificações Elétricas (T = 25°C, a menos que observado)
| Parâmetro | Valor | Condição |
| Capacitância | 100 pF ±10% (±5% disponível) | 1 MHz, 1.0 Vrms |
| Tensão Nominal (CC) | 30 V | Contínuo |
| Fator Q | >2000 @ 1 MHz / >300 @ 1 GHz | Típico |
| ESR @ 1 GHz | <0.08 Ω | Típico |
| Fator de Dissipação | ≤0.15% | 1 kHz, 1.0 Vrms |
| ESL Intrínseca do Chip | <0.03 nH | Desempenhado |
| Frequência de Auto-Ressonância | >8 GHz em nível de chip; >1.2 GHz com fio de bond de 0.5 mm | Típico |
| Resistência de Isolamento | ≥10⁴ MΩ | Na tensão nominal, 25°C |
| Corrente de Fuga | <10 nA @ 25°C> | Na tensão nominal |
| Absorção Dielétrica | <0.1% | 1 kHz |
| Dimensões do Chip | 0.40 × 0.40 × 0.15 mm | ±25 µm |
| Dielétrico | SiO Térmico2, 300 nm | Paraelétrico |
| Temperatura de Operação | -55°C a +125°C | Totalmente paramétrico |
| Montagem | Para Wire Bond / Fixação de Die Eutética | Epóxi AuSn ou condutivo |
Aplicações Típicas
- Redes de casamento de impedância e blocos CC de amplificadores de potência RF
- Bypass de baixa perda e desacoplamento de fonte acima de 1 GHz
- Montagens de front-end e módulos RF multicanais
- Circuitos tanque de oscilador (VCO) e PLL que requerem um elemento de alto Q e baixa perda
- Instrumentação de teste e medição e montagens de placa de sonda
