english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
polski
فارسی
বাংলা
ไทย
tiếng Việt
العربية
हिन्दी
Türkçe
indonesia
초고 Q 요인 100 pF 30 V MOS 콘덴시터 (HACC101S30V300)
요약:호안HACC101S30V300100pF ±10% 단층 MOS 콘덴시터로, 30V DC로,초고 Q 요인 (Q>2000 @ 1MHz, Q>300 @ 1GHz)그리고초저 ESR (<0.08 Ω @ 1 GHz)에초소형 0.40 × 0.40 × 0.15 mm와이어 결합 할 수 있는 바드 다이 패키지. 그것은 저 손실 RF 임피던스 매칭, DC 차단 및 회로 부피 및 삽입 손실이 중요한 곳에 설계되었습니다.
단층 MOS 콘덴세서 는 무엇 입니까?
AMOS 콘덴서(Metal_Oxide_Semiconductor capacitor) 는 열적으로 자라는 이산화 실리콘 (SiO) 을 사용하는 단층 콘덴시터이다.2) 고 저항성 실리콘 기판에 있는 변압기, 위쪽과 아래쪽에는 금속 전극이 있습니다. 내부 전극 스택이 없기 때문에 전류는 변압기 층을 가로로 흐릅니다.다층 세라믹 콘덴서 (MLCC) 와 비교하여 거의 0의 내재적 동등 시리즈 인덕텐스 (ESL) 와 높은 자기 공명 주파수 (SRF) 를 제공합니다..
주요 성능 장점
- 초고 Q 인자1MHz에서 Q > 2000 및 1GHz에서 Q > 300. 떠있는 영역 기판 (> 1000 Ω · cm) 은 에드디 전류 손실을 최소화하므로 네트워크 삽입 손실은 무시할 수 있으며 응압기가 아닌 일치하는 인듀서,전체 손실을 지배합니다..
- 극저 ESR1GHz에서 ESR는 일반적으로 0.08 Ω 이하이며, 전력 증폭기 우회 및 DC 차단 경로에서 I2R 손실을 최소화합니다.
- 소형 칩 형태 요인0.40mm 맨 다이는 표준 0.50mm 칩의 약 36%의 발자국을 차지하며, 다채널 RF 프론트엔드에서 채널 밀도를 증가시킵니다.
- 거의 0의 내성 인덕턴스1층 수직 전류 경로는 0.03nH 이하의 내부 칩 ESL를 생성합니다. 시스템 공명성은 사용자 제어 결합 선에 의해 설정됩니다.
- 안정적인 C-V∙ 소산화탄소2DC 편향 계수 (<10 ppm/V) 가 무시할 수 있고 철전기 노화가 없습니다.
전기적 사양 (T = 25°C 표시되지 않는 경우)
| 매개 변수 | 가치 | 조건 |
| 용량 | 100pF ±10% (±5% 사용 가능) | 1MHz, 1.0Vrms |
| 가등전압 (DC) | 30V | 연속 |
| Q 요인 | >2000 @ 1 MHz / >300 @ 1 GHz | 전형적 |
| ESR @ 1 GHz | <0.08 Ω | 전형적 |
| 분산 요인 | ≤0.15% | 1 kHz, 1.0 Vrms |
| 내부 칩 ESL | <0.03 nH | 배열되지 않은 것 |
| 자기 공명 주파수 | >8 GHz 칩 레벨, >1.2 GHz 0.5mm 결합 와이어 | 전형적 |
| 단열 저항 | ≥104 MΩ | 가등전압 25°C |
| 누출 전류 | <10 nA @ 25°C / <100 nA @ 125°C | 가등전압에서 |
| 다이 일렉트릭 흡수 | <0.1% | 1kHz |
| 칩 크기 | 0.40 × 0.40 × 0.15 mm | ±25μm |
| 다이렉트릭 | 열성 SiO2, 300 nm | 전기전자 |
| 작동 온도 | -55°C ~ +125°C | 전체 매개 변수 |
| 장착 | 와이어 결합 / 유텍틱 다이 고정 | AuSn 또는 전도성 에포시 |
전형적 사용법
- RF 전력 증폭기 임피던스 매칭 네트워크 및 DC 블록
- 저손실 우회 및 1GHz 이상의 공급 분리
- 다채널 RF 프론트엔드 및 모듈 집합체
- 오시레이터 (VCO) 및 PLL 탱크 회로, 높은 Q, 낮은 손실 요소가 필요합니다.
- 시험 및 측정 장비 및 탐사 카드 집합
