english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
polski
فارسی
বাংলা
ไทย
tiếng Việt
العربية
हिन्दी
Türkçe
indonesia
Kapasitor MOS Faktor Q Ultra-Tinggi 100 pF 30 V (HACC101S30V300) — Chip RF Lapisan Tunggal Miniatur Low ESR
Ringkasan: Hoan HACC101S30V300 adalah kapasitor MOS lapisan tunggal 100 pF ±10% dengan rating 30 V DC, memberikan faktor Q ultra-tinggi (Q>2000 @ 1 MHz, Q>300 @ 1 GHz) dan ESR ultra-rendah (<0.08 Ω @ 1 GHz) dalam paket bare-die wire-bondable ultra-miniatur 0.40 × 0.40 × 0.15 mm. Kapasitor ini direkayasa untuk pencocokan impedansi RF loss-rendah, pemblokiran DC, dan bypass di mana area papan dan rugi-rugi penyisipan sangat penting.
Apa Itu Kapasitor MOS Lapisan Tunggal?
Sebuah kapasitor MOS (Metal–Oxide–Semiconductor capacitor) adalah kapasitor lapisan tunggal yang menggunakan dielektrik silikon dioksida (SiO2) yang tumbuh secara termal pada substrat silikon dengan resistivitas tinggi, dengan elektroda logam di bagian atas dan bawah. Karena tidak ada tumpukan elektroda internal, arus mengalir secara vertikal melalui satu lapisan dielektrik, menghasilkan induktansi seri ekivalen (ESL) intrinsik yang mendekati nol dan frekuensi resonansi mandiri (SRF) yang tinggi dibandingkan dengan kapasitor keramik multilayer (MLCC).
Keunggulan Kinerja Utama
- Faktor Q Ultra-Tinggi — Q > 2000 pada 1 MHz dan Q > 300 pada 1 GHz. Substrat float-zone (>1000 Ω·cm) meminimalkan rugi-rugi arus eddy, sehingga rugi-rugi penyisipan jaringan dapat diabaikan dan induktor pencocokan, bukan kapasitor, mendominasi total rugi-rugi.
- ESR Ultra-Rendah — ESR biasanya di bawah 0.08 Ω pada 1 GHz, meminimalkan rugi-rugi I²R dalam jalur bypass penguat daya dan pemblokiran DC.
- Bentuk Chip Miniatur — bare die 0.40 mm menempati sekitar 36% dari footprint chip standar 0.50 mm, meningkatkan kepadatan saluran dalam front-end RF multi-saluran.
- Induktansi Intrinsik Mendekati Nol — jalur arus vertikal lapisan tunggal menghasilkan ESL chip intrinsik di bawah 0.03 nH; resonansi sistem diatur oleh kawat ikatan yang dikontrol pengguna.
- C-V Stabil — SiO paraelektrik2 menunjukkan koefisien bias DC yang dapat diabaikan (<10 ppm/V) dan tidak ada penuaan ferroelektrik.
Spesifikasi Listrik (T = 25°C kecuali dicatat)
| Parameter | Nilai | Kondisi |
| Kapasitansi | 100 pF ±10% (±5% tersedia) | 1 MHz, 1.0 Vrms |
| Tegangan Terukur (DC) | 30 V | Kontinu |
| Faktor Q | >2000 @ 1 MHz / >300 @ 1 GHz | Tipikal |
| ESR @ 1 GHz | <0.08 Ω | Tipikal |
| Faktor Disipasi | ≤0.15% | 1 kHz, 1.0 Vrms |
| ESL Chip Intrinsik | <0.03 nH | De-embedded |
| Frekuensi Resonansi Mandiri | >8 GHz tingkat chip; >1.2 GHz dengan kawat ikatan 0.5 mm | Tipikal |
| Resistansi Isolasi | ≥10⁴ MΩ | Pada tegangan terukur, 25°C |
| Arus Bocor | <10 nA @ 25°C> | Pada tegangan terukur |
| Penyerapan Dielektrik | <0.1% | 1 kHz |
| Dimensi Chip | 0.40 × 0.40 × 0.15 mm | ±25 µm |
| Dielektrik | SiO Termal2, 300 nm | Paraelektrik |
| Suhu Operasi | -55°C hingga +125°C | Parametrik Penuh |
| Pemasangan | Wire Bondable / Eutectic Die Attach | AuSn atau epoksi konduktif |
Aplikasi Khas
- Jaringan pencocokan impedansi penguat daya RF dan blok DC
- Bypass loss-rendah dan decoupling suplai di atas 1 GHz
- Rakitan front-end dan modul RF multi-saluran
- Sirkuit tangki osilator (VCO) dan PLL yang membutuhkan elemen Q-tinggi, loss-rendah
- Instrumen uji dan pengukuran serta rakitan kartu probe
