Condensateur MOS à diélectrique High-K personnalisable HACC331S25V500 330pF 25V à bruit de phase ultra-faible pour circuits VCO et PLL — Entièrement personnalisable

Le HACC331S25V500 est un condensateur MOS monocouche entièrement personnalisable de 330 pF et 25 V, doté d'une pile de diélectriques composites high-K (SiO&sub2;/Al&sub2;O&sub3;/HfO&sub2;) conçue pour atteindre une densité de capacitance surfacique de 1 320 pF/mm² — plus de 3 fois la densité des condensateurs MOS conventionnels à base de SiO&sub2; uniquement — tout en offrant un bruit de phase ultra-faible inférieur à -165 dBc/Hz à un offset de 10 kHz pour les circuits résonants VCO, les filtres de boucle PLL et les synthétiseurs de fréquence à faible bruit. Construit sur une plateforme entièrement configurable, ce composant est adapté à vos exigences en matière de capacitance (10 pF à 1 000 pF), de tension (6,3 V à 100 V), de géométrie de puce et de métallisation, avec un délai de prototypage rapide.

Diélectrique High-K pour une densité de capacitance supérieure

Le HACC331S25V500 surmonte le compromis fondamental entre la densité de capacitance et les performances RF grâce à une pile de diélectriques high-K conçue et déposée par dépôt de couches atomiques (ALD) pour un contrôle de l'épaisseur au niveau de l'Ångström. La pile complète (base SiO&sub2; + couches high-K Al&sub2;O&sub3;/HfO&sub2;) totalise environ 300 nm d'épaisseur d'oxyde équivalente (EOT). À 330 pF dans une empreinte standard de 0,50 × 0,50 mm, ce composant atteint 1 320 pF/mm² — plus de 3 fois la densité de capacitance surfacique des condensateurs MOS conventionnels à base de SiO&sub2; uniquement et comparable aux meilleures technologies de condensateurs à couches minces.

Les principaux avantages de conception de l'approche high-K incluent :

• La couche de base en SiO&sub2; fournit l'interface silicium atomiquement parfaite essentielle pour une faible densité de pièges d'interface (D_it <5×10¹⁰ cm⁻²eV⁻¹), garantissant une contribution minimale du bruit flicker au bruit de phase VCO/PLL
• Les couches supérieures high-K en Al&sub2;O&sub3; et HfO&sub2; augmentent la densité de capacitance globale grâce à leurs constantes diélectriques plus élevées (k≈9 pour Al&sub2;O&sub3;, k≈25 pour HfO&sub2;) tout en étant physiquement séparées de l'interface silicium pour éviter d'introduire des centres de piégeage supplémentaires
• La couverture ALD sans trous d'épingle sur toute la surface du condensateur élimine les chemins de fuite dus aux défauts qui dégradent le rendement des films high-K pulvérisés ou évaporés
• L'absence d'électrodes internes et de vias dans l'architecture MOS monocouche crée un chemin de courant coaxial exempt des mécanismes d'inductance parasite qui affectent les MLCC

Bruit de phase ultra-faible pour VCO et PLL

Le bruit de phase dans les oscillateurs commandés en tension (VCO) et les boucles à verrouillage de phase (PLL) fixe la limite fondamentale de la pureté spectrale des synthétiseurs de fréquence. Le HACC331S25V500 minimise sa contribution au bruit de phase des VCO/PLL grâce à trois optimisations de conception simultanées :

1. Bruit flicker 1/f ultra-faible grâce à une interface diélectrique minimisant les pièges : La couche de base en SiO&sub2;, thermiquement formée sur du silicium float-zone à haute résistivité (>1 000 Ω·cm), atteint une densité de pièges d'interface inférieure à 5×10¹⁰ cm⁻²eV⁻¹ — une amélioration d'un ordre de grandeur par rapport aux diélectriques déposés. Combinée à un recuit à l'azote post-oxydation, la pile diélectrique atteint une fréquence de coin de bruit flicker inférieure à 1 kHz.

2. Performances de bruit de phase vérifiées dans les circuits résonants VCO : Lorsqu'il est caractérisé comme condensateur résonant dans un VCO LC à couplage croisé de 10 GHz, le HACC331S25V500 contribue à un bruit de phase inférieur à -165 dBc/Hz à un offset de 10 kHz et inférieur à -185 dBc/Hz à un offset de 1 MHz. Ces performances sont vérifiées par mesure de bruit de phase résiduel selon la norme IEEE Std 1139 à l'aide d'une technique de corrélation croisée à deux oscillateurs.

3. Optimisation du bruit du diélectrique high-K : Les diélectriques high-K sont connus pour présenter un bruit 1/f plus élevé que le SiO&sub2;. Le HACC331S25V500 atténue cela grâce à une fine couche interfaciale de SiO&sub2; qui sépare physiquement le canal silicium des couches high-K — les centres de piégeage dans Al&sub2;O&sub3; et HfO&sub2; sont trop éloignés de l'interface silicium pour échanger efficacement des porteurs à basse fréquence.

Spécifications électriques clés

• Capacitance : 330 pF ±10 % (±5 % en option), mesurée à 1 MHz, 1,0 Vrms, 25 °C
• Tension continue nominale : 25 V continu
• Tension de tenue diélectrique : >75 V (300 % nominal), maintien de 5 s, testé en production à 100 %
• Type de diélectrique : Composite High-K (SiO&sub2;/Al&sub2;O&sub3;/HfO&sub2;), déposé par ALD, EOT d'environ 300 nm
• Densité de capacitance : 1 320 pF/mm² (3× SiO&sub2; MOS conventionnel)
• Bruit de phase à un offset de 10 kHz : < -165 dBc/Hz (VCO 10 GHz, corrélation croisée selon IEEE Std 1139)
• Fréquence de coin du bruit 1/f : < 1 kHz (plateau du bruit flicker)
• Facteur Q à 1 MHz / à 1 GHz :>1 500 / >150
• ESR à 1 GHz : <0,12 Ω
• ESL intrinsèque de la puce : <0,05 nH
• Facteur de dissipation : ≤0,15 % à 1 kHz, 1,0 Vrms
• Coefficient de température de la capacitance (TCC) :+35 ppm/°C (-55 °C à +125 °C)
• Plage de température de fonctionnement :-55 °C à +125 °C
• Résistance d'isolement : ≥10¹⁴ MΩ à tension nominale DC, 25 °C
• Absorption diélectrique : <0,1 % à 1 kHz
• Sensibilité à l'humidité : MSL 1 (durée de vie illimitée sur étagère selon J-STD-020)
• Température de stockage :-65 °C à +150 °C
• Indice ESD : Classe 0 (HBM) selon JESD22-A114

Spécifications physiques et de construction

• Dimensions de la puce : 0,50 × 0,50 × 0,15 mm (±25 µm)
• Architecture de conception : Bordée des deux côtés (marge)
• Substrat : Si Float-Zone, >1 000 Ω·cm
• Métallisation supérieure : TiW-Au, ≥2,5 µm Au (optimisé pour le fil de liaison)
• Métallisation arrière : TiW-Pt-Au, ≥1,0 µm Au avec barrière de diffusion Pt
• Force de traction du fil de liaison :>6 gf pour fil Au de 25 µm (MIL-STD-883 Méthode 2011.7)
• SRF au niveau de la puce :>2 GHz (sans fil de liaison, désengagé)
• SRF du système (fil de liaison de 0,5 mm) :>500 MHz (fil Au unique de 25 µm)
• Type de montage : Soudable par fil / Époxy conducteur ou assemblage de puce eutectique AuSn
• Conformité : Conforme RoHS (UE 2015/863), sans halogène selon IEC 61249-2-21, sans SVHC REACH

Plateforme de personnalisation — Conception selon vos spécifications

Le HACC331S25V500 est construit sur une plateforme de condensateurs MOS entièrement configurable. En tant que fabricant personnalisé, nous proposons une adaptation complète des paramètres suivants avec un délai de prototypage de 3 à 4 semaines:

• Capacitance : 10 pF à 1 000 pF ; tolérance de ±5 % ou plus serrée disponible
• Tension nominale : 6,3 V DC à 100 V DC
• Pile diélectrique : Matériaux high-K personnalisés (Al&sub2;O&sub3;, HfO&sub2;, ZrO&sub2;, Ta&sub2;O&sub5;) ; rapports d'épaisseur de couche adaptés à votre objectif de densité de capacitance
• Dimensions de la puce : 0,25 × 0,25 mm à 5,0 × 5,0 mm ; rapports d'aspect rectangulaires jusqu'à 4:1 ; géométries irrégulières sur demande
• Métallisation supérieure : Jusqu'à 5,0 µm Au ; métallisation Al ; pré-dépôt AuSn
• Métallisation arrière : Au uniquement ; pré-dépôt AuSn/AuGe/AuSi pour assemblage à haute température
• Architecture de conception : Configurations bordées unilatérales ou sans bord disponibles
• Délai de livraison des prototypes : 3 à 4 semaines standard ; expédié en 1 à 2 semaines pour les valeurs de capacitance standard