chi tiết sản phẩm

Created with Pixso. Nhà Created with Pixso. Các sản phẩm Created with Pixso.
Capacitor MOS
Created with Pixso.

Tụ điện MOS với thời gian giãn điện môi được tối ưu hóa 470pF 50V Lớp đơn Chip cho Mạch xung

Tụ điện MOS với thời gian giãn điện môi được tối ưu hóa 470pF 50V Lớp đơn Chip cho Mạch xung

Tên thương hiệu: Hoan
Số mô hình: HACC471S50V200
MOQ: 10 miếng
Điều khoản thanh toán: T/T,L/C,D/A,D/P
Thông tin chi tiết
Nguồn gốc:
Thiểm Tây, Trung Quốc
Chứng nhận:
ISO 9001:2015, RoHS
điện dung:
470pF ±10%
Kim loại hóa hàng đầu:
TiW + Au, tối thiểu 2,5µm
Kiểu lắp:
Dây có thể liên kết / Đính kèm khuôn Eutectic
Nhiệt độ hoạt động:
-55°C đến +125°C
RoHS:
Tuân thủ (EU 2015/863)
Tùy chỉnh:
Điện dung 10pF-1000pF, hình học lên tới 4:1, điện cực có viền, mặt sau nổi
Làm nổi bật:

Tụ điện MOS 470pF cho mạch xung

,

Tụ điện MOS lớp đơn chip 50V

,

Tụ điện MOS thời gian giãn điện môi

Mô tả sản phẩm

Tụ điện MOS HACC471S50V200 với thời gian giãn điện môi được tối ưu hóa — Tụ điện gốm đơn lớp 470pF 50V

Tổng quan sản phẩm: HACC471S50V200 là một tụ điện kim loại-oxit-bán dẫn (MOS) đơn lớp với điện dung danh định 470pF ±10% và điện áp làm việc 50V DC. Nó sử dụng lớp điện môi silicon dioxide (SiO2) nhiệt dày 300nm trên đế silicon vùng nổi với cấu trúc kim loại hóa TiW-Au. Nó được thiết kế dựa trên hai đặc tính: thời gian giãn điện môi được tối ưu hóa và giãn phân cực siêu nhanh, để điện tích lưu trữ ổn định nhanh chóng sau khi chuyển đổi xung nhanh. Điều này làm cho nó phù hợp với các mạch xung và mạch chuyển mạch nơi mà độ sụt áp, thời gian ổn định và độ lặp lại xung-xung là quan trọng.


Thời gian giãn điện môi là gì?


Sau khi tụ điện được nạp, vật liệu điện môi cần một khoảng thời gian hữu hạn để trở về trạng thái phân cực cân bằng của nó. Khoảng thời gian đó là thời gian giãn điện môi. Nếu điện môi giãn nở chậm, điện tích dư từ xung trước có thể ảnh hưởng đến xung tiếp theo, gây ra độ sụt áp hoặc lỗi thời gian trong một chuỗi xung. Một tụ điện có thời gian giãn nở ngắn, được kiểm soát tốt và hấp thụ điện môi thấp sẽ bắt đầu mỗi xung từ trạng thái nạp sạch, giúp cải thiện độ lặp lại trong các mạch tạo xung, mạch lấy mẫu và giữ, và mạch điều chế.


Thông số kỹ thuật chính (T = 25°C trừ khi có ghi chú khác)


Thông số Giá trị Điều kiện
Điện dung 470pF ±10% 1MHz, 1.0Vrms
Điện áp DC định mức 50V Liên tục
Độ bền điện môi >125V DC 1 phút, 25°C
Hấp thụ điện môi <0.1% Điển hình
Thời gian giãn điện môi Được tối ưu hóa (hằng số thời gian ngắn) Phục hồi sau xung
ESL chip nội tại <0.05nH Đã loại trừ từ tham số S
Hệ số Q ở 1MHz >2000 Điển hình
TCC +35ppm/°C -55°C đến +125°C
Dòng rò <10nA 50V DC, 25°C
Điện môi SiO nhiệt2, 300nm
Đế Silicon vùng nổi, >1000 Ω·cm
Kích thước chip 0.50 × 0.50 × 0.15mm ±0.025mm
Kim loại hóa mặt trên TiW + Au, tối thiểu 2.5µm Có thể hàn dây
Kim loại hóa mặt sau TiW-Pt-Au, Au tối thiểu 1.0µm Gắn chip
Nhiệt độ hoạt động -55°C đến +125°C
RoHS Tuân thủ EU 2015/863


Ứng dụng điển hình


  • Mạng tạo và định hình xung
  • Các tầng lấy mẫu và giữ nhanh, bộ dò đỉnh
  • Bộ điều chế xung radar và LIDAR
  • Các nút kẹp snubber và dV/dt của bộ chuyển đổi nguồn
  • Các đầu vào thu thập tín hiệu analog tốc độ cao
  • Các mạch tích phân chính xác và mạch chuyển đổi điện tích


Tụ điện MOS với thời gian giãn điện môi được tối ưu hóa 470pF 50V Lớp đơn Chip cho Mạch xung