Control de la resistencia al dopaje del sustrato Capacitores personalizados Geometría irregular MOS Capacitor Binario Chip de matriz

Capacitador MOS personalizado Substrato de control de resistividad de dopaje Disposiciones de matriz irregulares Geometría de matriz de condensador binario

HACC100S10V101: condensador MOS de ingeniería de sustrato con matrices binarias y geometría irregular

Control de doping y resistividad del sustrato adaptado

El HACC100S10V101 ofrece la personalización de las propiedades eléctricas del sustrato de silicio como un parámetro de diseño, no un estándar de fundición fijo.Los perfiles de dopaje N+ o P+ están diseñados para alcanzar la resistividad objetivo desde 0.001 Ohm·cm (fuertemente dopado, baja resistencia en serie para Q alto) a 1000 Ohm·cm (ligero dopado, capacidad de unión minimizada para SRF alto).La anchura de la región de agotamiento bajo sesgo está controlada por el perfil de dopaje, permitiendo la configuración de curvas C-V especificadas por el cliente: capacidad plana frente a voltaje para aplicaciones lineales, o pendiente C-V controlada para ajuste tipo varactor.La uniformidad de la resistividad es de ± 5% en el nivel de la oblea y de ± 2% en el interior de la matriz., verificadas por las estructuras de ensayo PCM (Process Control Monitor) de cada oblea.Este nivel de ingeniería de sustratos está disponible porque HACC utiliza un proceso de fundición de condensadores MOS dedicado y no un flujo lógico CMOS reutilizado.

Disposiciones de matriz personalizadas no estándar y geometría irregular

Los condensadores MOS estándar son matrices rectangulares con una sola placa condensadora.el polígono, anillado), patrones de matriz de múltiples cavidades y colocación de almohadillas giradas o desplazadas son todos compatibles.Esto permite la integración del condensador en circuitos híbridos no estándar , transiciones de guía de ondas o estructuras de gestión térmica sin necesidad de un interponedor o PCB separado.La capacidad de producir geometrías irregulares de los troqueles está habilitada por el proceso de sierra y singulación HACC, que admite mapas de calles y contornos no ortogonales definidos por el cliente.

Arrays de condensadores binarios integrados de varios valores

Una sola matriz HACC100S10V101 puede integrar múltiples valores del condensador en una matriz de ponderación binaria:2:4:8 ponderación a través de 4 8 bloques de condensadores independientes, con valores de capacitancia de 5 pF a 1000 pF por bloque.que permitan una conexión independiente o paralela a nivel del circuito híbridoEl aislamiento de bloque a bloque excede los 40 dB a 1 GHz y el sustrato compartido mantiene un coeficiente de temperatura igual (TCC < 30 ppm/°C) en todos los bloques.Esto reemplaza múltiples condensadores discretos con una sola matriz, reduciendo los pasos de ensamblaje, el número de alambres de unión y la huella de circuito híbrido, al tiempo que proporciona la flexibilidad de diseño para seleccionar cualquier combinación de valores durante la unión de alambres.

Especificaciones clave

Aplicaciones

• Multicanal Array Faseado Beamformers
• Integración de circuitos híbridos personalizados geometría irregular de la matriz se ajusta alrededor de los MMIC y transiciones existentes
• Redes de afinación de alta precisión  adaptación del dopaje del sustrato para requisitos específicos de curvas C-V
• Módulos SiP con espacio limitado array de múltiples valores elimina múltiples ubicaciones discretas de SLC

Contáctenos con sus valores de capacitancia objetivo, resistividad del sustrato y requisitos de geometría de la matriz.