Substratdotierung Widerstandskontrolle Kundenspezifische Kondensatoren Unregelmäßige Die-Geometrie MOS-Kondensator Binäres Array-Chip

Benutzerdefinierte MOS-Kondensator-Substratdotierungs-Resistivitätskontroll-Array-Layouts Unregelmäßige Die-Geometrie Binäre Kondensator-Arrays

HACC100S10V101: Substrat-technisch optimierter MOS-Kondensator mit binären Arrays & unregelmäßiger Die-Geometrie

Maßgeschneiderte Substratdotierung & Resistivitätskontrolle

Der HACC100S10V101 bietet die Anpassung der elektrischen Eigenschaften des Siliziumsubstrats als Designparameter — nicht als festen Foundry-Standard. N+ oder P+ Dotierungsprofile werden maßgeschneidert, um eine Zielresistivität von 0,001 Ohm·cm (stark dotiert, geringer Serienwiderstand für hohe Güte) bis 1000 Ohm·cm (leicht dotiert, minimierte Sperrschichtkapazität für hohe SRF) zu erreichen. Die Breite der Verarmungszone unter Vorspannung wird durch das Dotierungsprofil gesteuert, was eine kundenspezifische C-V-Kurvenformung ermöglicht: flache Kapazität vs. Spannung für lineare Anwendungen oder eine kontrollierte C-V-Steigung für Varaktor-ähnliche Abstimmung. Die Resistivitätsgleichmäßigkeit beträgt ±5% auf Wafer-Ebene und ±2% innerhalb des Dies, verifiziert durch PCM (Process Control Monitor) Teststrukturen auf jedem Wafer. Dieses Niveau der Substrattechnik ist verfügbar, da HACC einen dedizierten MOS-Kondensator-Foundry-Prozess verwendet — nicht einen umfunktionierten CMOS-Logikfluss.

Benutzerdefinierte nicht-standardmäßige Array-Layouts & unregelmäßige Die-Geometrie

Standard-MOS-Kondensatoren sind rechteckige Dies mit einer einzelnen Kondensatorplatte. Der HACC100S10V101 bricht diese Einschränkung: kundenspezifische Die-Seitenverhältnisse, unregelmäßige Umfangsgeometrien (L-Form, T-Form, polygonal, ringförmig), Multi-Kavitäten-Array-Muster und rotierte oder versetzte Pad-Platzierung werden alle unterstützt. Dies ermöglicht die Integration von Kondensatoren in nicht-standardmäßige Hybrid-Schaltungs-Footprints — passend um bestehende MMICs, Wellenleiterübergänge oder Wärmemanagementstrukturen — ohne einen separaten Interposer oder eine PCB zu benötigen. Die Fähigkeit, unregelmäßige Die-Geometrien zu produzieren, wird durch den HACC-Säge- und Singulationsprozess ermöglicht, der kundendefinierte Dicing-Street-Maps und nicht-orthogonale Die-Umrisse unterstützt.

Integrierte Multi-Wert Binär-Kondensator-Arrays

Ein einzelner HACC100S10V101-Die kann mehrere Kondensatorwerte in einem binär gewichteten Array integrieren: 1:2:4:8 Gewichtung über 4–8 unabhängige Kondensatorblöcke, mit Kapazitätswerten von 5pF bis 1000pF pro Block. Jeder Block hat sein eigenes oberes Elektrodenpad und teilt sich eine gemeinsame Rückseitenverbindung, was eine unabhängige oder parallele Verbindung auf Hybrid-Schaltungsebene ermöglicht. Die Block-zu-Block-Isolation übersteigt 40dB bei 1GHz, und das gemeinsame Substrat behält einen angepassten Temperaturkoeffizienten (TCC <30 ppm/°C) über alle Blöcke hinweg bei. Dies ersetzt mehrere diskrete Kondensatoren durch einen einzigen Die, reduziert Montage-Schritte, Bonddrahtanzahl und den Footprint der Hybrid-Schaltung — und bietet gleichzeitig die Designflexibilität, jede Kombination von Werten während des Wire-Bondings auszuwählen.

Schlüsselspezifikationen

Anwendungen

• Mehrkanal-Phased-Array-Beamformer — binäres Kondensatorarray für elementweise Abstimmung, einzelner Die reduziert die Stückliste
• Benutzerdefinierte Hybrid-Schaltungsintegration — unregelmäßige Die-Geometrie passt um bestehende MMICs und Übergänge
• Hochpräzisions-Abstimmungsnetzwerke — Substratdotierungs-Maßschneiderung für spezifische C-V-Kurvenanforderungen
• Platzbeschränkte SiP-Module — Multi-Wert-Array eliminiert mehrere diskrete SLC-Platzierungen

Kontaktieren Sie uns mit Ihren Zielkapazitätswerten, Substratresistivität und Die-Geometrieanforderungen. Benutzerdefinierte MOS-Kondensator-Prototypen mit binärer Array-Integration werden in 5–7 Werktagen geliefert.