Kiểm soát kháng chất doping của chất nền Các tụ điện tùy chỉnh Địa hình không đều Die MOS Capacitor Chip mảng kép

MOS Capacitor tùy chỉnh Substrate Doping Resistivity Control Array Layouts Địa hình không đều Die Geometry Binary Capacitor Arrays

HACC100S10V101: Capacitor MOS được thiết kế trên nền với mảng nhị phân và hình học chết không đều

Kiểm soát kháng chất phụ kiện & chống kháng phù hợp

HACC100S10V101 cung cấp tùy chỉnh các tính chất điện của chất nền silic như một tham số thiết kế chứ không phải là một mặc định đúc cố định.N + hoặc P + hồ sơ doping được thiết kế để đạt được mục tiêu kháng từ 0.001 Ohm·cm (được doped nặng, kháng chuỗi thấp cho Q cao) đến 1000 Ohm·cm (được doped nhẹ, giảm công suất nối cho SRF cao).Chiều rộng khu vực suy giảm dưới sự thiên vị được kiểm soát bởi hồ sơ doping, cho phép hình dạng đường cong C-V được xác định bởi khách hàng: công suất phẳng so với điện áp cho các ứng dụng tuyến tính, hoặc độ nghiêng C-V được kiểm soát cho điều chỉnh giống như varactor.Tính đồng nhất kháng là ± 5% ở cấp độ wafer và ± 2% trong die, được xác minh bằng các cấu trúc thử nghiệm PCM (Process Control Monitor) trên mỗi wafer.Mức kỹ thuật chất nền này có sẵn vì HACC sử dụng quy trình đúc tụ tụ MOS chuyên dụng, chứ không phải là dòng chảy logic CMOS được tái sử dụng.

Định dạng mảng không chuẩn tùy chỉnh và hình học chết không đều

Các tụ điện MOS tiêu chuẩn là die hình chữ nhật với một tấm tụ đơn. HACC100S10V101 phá vỡ hạn chế này: tỷ lệ chiều của die tùy chỉnh, hình học chu vi bất thường (hình L, hình T, hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hình dạng hìnhđa giác, vòng), mô hình mảng đa khoang, và vị trí đệm xoay hoặc dịch chuyển đều được hỗ trợ.Điều này cho phép tích hợp tụ điện vào các dấu chân mạch lai không chuẩn ️ phù hợp xung quanh các MMIC hiện có, chuyển đổi dẫn sóng, hoặc cấu trúc quản lý nhiệtKhả năng sản xuất hình học khuôn bất thường được kích hoạt bởi quá trình cưa và tách HACC, hỗ trợ các bản đồ đường phố được xác định bởi khách hàng và đường viền không thẳng đứng.

Mảng điện tụ nhị phân đa giá trị tích hợp

Một die HACC100S10V101 duy nhất có thể tích hợp nhiều giá trị tụ trong một mảng cân nhắc nhị phân: 1:2:4:8 trọng lượng trên 4 ¢ 8 khối tụ độc lập, với giá trị điện dung từ 5pF đến 1000pF mỗi khối. Mỗi khối có tấm điện cực trên cùng của riêng nó và chia sẻ một kết nối phía sau chung,cho phép kết nối độc lập hoặc song song ở cấp mạch laiSự cô lập khối-đối-khối vượt quá 40dB ở 1GHz, và nền chung duy trì hệ số nhiệt độ phù hợp (TCC <30 ppm / °C) trên tất cả các khối.Điều này thay thế nhiều tụ điện rời rạc với một cái chết duy nhất, giảm các bước lắp ráp, số lượng dây liên kết và dấu chân mạch lai, đồng thời cung cấp tính linh hoạt thiết kế để chọn bất kỳ sự kết hợp nào của các giá trị trong quá trình liên kết dây.

Các thông số kỹ thuật chính

Ứng dụng

• Multi-Channel Phased Array Beamformers ?? mảng nồng độ nhị phân cho mỗi yếu tố điều chỉnh, một cái chết giảm BOM
• Tích hợp mạch lai tùy chỉnh √ hình học đệm không đều phù hợp với các MMIC và chuyển tiếp hiện có
• Mạng điều chỉnh chính xác cao ️ điều chỉnh chất nền cho các yêu cầu cụ thể về đường cong C-V
• Các mô-đun SiP có không gian hạn chế ️ mảng đa giá trị loại bỏ nhiều vị trí SLC riêng biệt

Liên hệ với chúng tôi với giá trị điện dung mục tiêu của bạn, chất nền kháng, và yêu cầu hình học chết.