HongAn Microwave Co., Ltd.
english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
polski
فارسی
বাংলা
ไทย
tiếng Việt
العربية
हिन्दी
Türkçe
indonesia
|
| ब्रांड का नाम: | Hoan |
| मॉडल नंबर: | HACC100S10V101 |
| MOQ: | 10 टुकड़े |
| भुगतान की शर्तें: | एल/सी, डी/ए, डी/पी, टी/टी, वेस्टर्न यूनियन |
HACC100S10V101 सिलिकॉन सब्सट्रेट विद्युत गुणों के अनुकूलन को एक डिज़ाइन पैरामीटर के रूप में प्रदान करता है - एक निश्चित फाउंड्री डिफ़ॉल्ट के रूप में नहीं। एन+ या पी+ डोपिंग प्रोफाइल को 0.001 ओम·सेमी (भारी डोप, उच्च-क्यू के लिए कम श्रृंखला प्रतिरोध) से 1000 ओम·सेमी (हल्के डोप, उच्च एसआरएफ के लिए न्यूनतम जंक्शन कैपेसिटेंस) तक लक्ष्य प्रतिरोधकता प्राप्त करने के लिए तैयार किया गया है। बायस के तहत डिप्लीशन क्षेत्र की चौड़ाई डोपिंग प्रोफाइल द्वारा नियंत्रित होती है, जिससे ग्राहक-निर्दिष्ट सी-वी वक्र आकार संभव होता है: रैखिक अनुप्रयोगों के लिए फ्लैट कैपेसिटेंस बनाम वोल्टेज, या वैरेक्टर-जैसे ट्यूनिंग के लिए नियंत्रित सी-वी ढलान। प्रतिरोधकता एकरूपता प्रति वेफर ±5% और डाई के भीतर ±2% है, जिसे हर वेफर पर पीसीएम (प्रोसेस कंट्रोल मॉनिटर) परीक्षण संरचनाओं द्वारा सत्यापित किया जाता है। सब्सट्रेट इंजीनियरिंग का यह स्तर इसलिए उपलब्ध है क्योंकि HACC एक समर्पित एमओएस कैपेसिटर फाउंड्री प्रक्रिया का उपयोग करता है - एक पुन: प्रयोजित सीएमओएस लॉजिक फ्लो नहीं।
मानक एमओएस कैपेसिटर एकल कैपेसिटर प्लेट के साथ आयताकार डाई होते हैं। HACC100S10V101 इस बाधा को तोड़ता है: कस्टम डाई पहलू अनुपात, अनियमित परिधि ज्यामिति (एल-आकार, टी-आकार, बहुभुज, वलयाकार), मल्टी-कैविटी ऐरे पैटर्न, और घुमाए गए या ऑफसेट पैड प्लेसमेंट सभी समर्थित हैं। यह कैपेसिटर को गैर-मानक हाइब्रिड सर्किट फुटप्रिंट में एकीकृत करने में सक्षम बनाता है - मौजूदा एमएमआईसी, वेवगाइड ट्रांज़िशन, या थर्मल प्रबंधन संरचनाओं के चारों ओर फिटिंग - एक अलग इंटरपोज़र या पीसीबी की आवश्यकता के बिना। अनियमित डाई ज्यामिति का उत्पादन करने की क्षमता HACC सॉइंग और सिंगुलेशन प्रक्रिया द्वारा सक्षम की जाती है, जो ग्राहक-परिभाषित डाइसिंग स्ट्रीट मैप और गैर-ऑर्थोगोनल डाई आउटलाइन का समर्थन करती है।
एकल HACC100S10V101 डाई बाइनरी-वेटेड ऐरे में कई कैपेसिटर मानों को एकीकृत कर सकता है: 4-8 स्वतंत्र कैपेसिटर ब्लॉक में 1:2:4:8 भार, प्रति ब्लॉक 5pF से 1000pF तक कैपेसिटेंस मानों के साथ। प्रत्येक ब्लॉक का अपना टॉप इलेक्ट्रोड पैड होता है और एक सामान्य बैकसाइड कनेक्शन साझा करता है, जिससे हाइब्रिड सर्किट स्तर पर स्वतंत्र या समानांतर कनेक्शन संभव होता है। ब्लॉक-टू-ब्लॉक अलगाव 1GHz पर 40dB से अधिक है, और साझा सब्सट्रेट सभी ब्लॉकों में मिलान तापमान गुणांक (टीसीसी<30 पीपीएम/°C) बनाए रखता है। यह एक एकल डाई के साथ कई असतत कैपेसिटर को प्रतिस्थापित करता है, असेंबली चरणों, बॉन्ड वायर गणना और हाइब्रिड सर्किट फुटप्रिंट को कम करता है - जबकि वायर बॉन्डिंग के दौरान किसी भी मान के संयोजन का चयन करने के लिए डिज़ाइन लचीलापन प्रदान करता है।
| पैरामीटर | मान |
|---|---|
| कैपेसिटेंस | 5pF-10,000pF, बाइनरी-वेटेड ऐरे ब्लॉक |
| डाइलेक्ट्रिक प्रकार | SiO₂, SiN, Al₂O₃ हाई-के, 50-5000Å |
| सब्सट्रेट प्रतिरोधकता | 0.001-1000 Ω·cm, N+/P+ टेलर्ड |
| TCC | <30 पीपीएम/°C (NPO/COG समतुल्य) |
| वोल्टेज रेटिंग | 6.3V-200V |
| डाइलेक्ट्रिक शक्ति | रेटेड का 250%, 125°C पर TDDB >10 वर्ष |
| ESR | 1 GHz पर <0.1 Ω |
| टॉप मेटलाइजेशन | TiW-Au, Al-मेटलाइज्ड, AuSn प्री-डिपोजिशन |
| बॉटम मेटलाइजेशन | TiW-Au, TiW-Ni-Au, AuSn, एपॉक्सी Au |
| चिप आकार | 0.25*0.25mm – 5.0*5.0mm, अनियमित आकार |
| ऑपरेटिंग तापमान | -55°C से +125°C |
| डिलीवरी | जेल-पैक, वफ़ल पैक, टेप-एंड-रील, वेफर-लेवल |
अपने लक्ष्य कैपेसिटेंस मानों, सब्सट्रेट प्रतिरोधकता और डाई ज्यामिति आवश्यकताओं के साथ हमसे संपर्क करें। बाइनरी ऐरे इंटीग्रेशन के साथ कस्टम एमओएस कैपेसिटर प्रोटोटाइप 5-7 व्यावसायिक दिनों में शिप होते हैं।
