Controle de Resistividade de Dopagem de Substrato Capacitores Personalizados Geometria Irregular do Die Chip de Matriz Binária de Capacitor MOS

Capacitor MOS personalizado Substrato Doping Controle de Resistividade Array Layouts Irregular Die Geometry Binary Capacitor Arrays

HACC100S10V101: condensador MOS de engenharia de substrato com matrizes binárias e geometria irregular

Dopagem e controlo de resistividade de substratos personalizados

O HACC100S10V101 oferece a personalização das propriedades elétricas do substrato de silício como um parâmetro de projeto, não um padrão fixo de fundição.Os perfis de dopagem N+ ou P+ são adaptados para atingir a resistividade alvo a partir de 0.001 Ohm·cm (forte dopagem, baixa resistência de série para Q elevado) a 1000 Ohm·cm (leve dopagem, capacidade de junção minimizada para SRF elevado).A largura da região de esgotamento sob distorção é controlada pelo perfil de dopagem, permitindo a formação de curvas C-V especificadas pelo cliente: capacitância plana versus tensão para aplicações lineares, ou inclinação C-V controlada para ajuste tipo varactor.A uniformidade da resistividade é de ± 5% no nível da bolacha e de ± 2% no interior da matriz, verificadas por estruturas de ensaio PCM (Process Control Monitor) em cada wafer.Este nível de engenharia de substrato está disponível porque o HACC usa um processo de fundição de condensadores MOS dedicado, não um fluxo lógico CMOS reutilizado.

Layouts de matriz não padrão personalizados e geometria irregular

Os condensadores MOS padrão são matrizes retangulares com uma única placa de condensador.Poligonal, anular), padrões de matriz multi-cavidade e colocação de pads girados ou deslocados são todos suportados.Isto permite a integração do condensador em circuitos híbridos não-padrão, transições de guia de ondas ou estruturas de gestão térmica sem necessidade de um interposto ou PCB separado.A capacidade de produzir geometrias irregulares da matriz é possibilitada pelo processo de serração e singulação HACC, que suporta mapas de ruas de dados definidos pelo cliente e contornos de dados não ortogonais.

Arrays de condensadores binários integrados de vários valores

Uma única matriz HACC100S10V101 pode integrar múltiplos valores de condensadores numa matriz ponderada binariamente:2:4:8 ponderação através de 4 8 blocos de condensadores independentes, com valores de capacitância de 5 pF a 1000 pF por bloco.que permitam uma ligação independente ou paralela a nível do circuito híbridoO isolamento de bloco para bloco excede 40 dB a 1 GHz e o substrato partilhado mantém um coeficiente de temperatura igual (TCC < 30 ppm/°C) em todos os blocos.Isto substitui múltiplos capacitores discretos com uma única morte, reduzindo as etapas de montagem, a contagem de fios de ligação e a pegada de circuitos híbridos

Principais especificações

Aplicações

• Multicanal Array Faseado Beamformers
• Integração de circuito híbrido personalizado
• Redes de afinação de alta precisão ️ adaptação do doping do substrato para requisitos específicos de curvas C-V
• Módulos SiP com restrição de espaço Arquivo de múltiplos valores elimina múltiplas colocações discretas de SLC

Contate-nos com os seus valores de capacidade, resistividade do substrato e requisitos de geometria da matriz.