Ürün ayrıntıları

Created with Pixso. Evde Created with Pixso. Ürünler Created with Pixso.
MOS Kapasitörler
Created with Pixso.

Alt Katman Katkılama Direnç Kontrolü Özel Kapasitörler Düzensiz Kalıp Geometrisi MOS Kapasitör İkili Dizi Çip

Alt Katman Katkılama Direnç Kontrolü Özel Kapasitörler Düzensiz Kalıp Geometrisi MOS Kapasitör İkili Dizi Çip

Marka Adı: Hoan
Model Numarası: HACC100S10V101
Adedi: 10 adet
Ödeme Koşulları: L/C,D/A,D/P,T/T,Western Union
Detay Bilgisi
Menşe yeri:
Shannxi, Çin
Sertifika:
ISO 9001:2015, RoHS, REACH
Kapasitans Aralığı:
pF'den nF'ye
Arıza gerilimi:
10-15 MV/cm (oksit parçalanma alanı)
Sızıntı akımı:
Tipik olarak pA ila nA aralığında
Sıcaklık Aralığı:
-55°C ila 125°C
Yapı:
Metal Oksit Yarı İletken
Yüzey Malzemesi:
Silikon
Oksit Kalınlığı:
Tipik olarak 1-10 nm
Vurgulamak:

Kalıp Geometrisi Özel Kapasitörler

,

Kalıp Geometrisi MOS Kapasitör

,

MOS Kapasitör Kalıp Geometrisi

Ürün Tanımı

Özel MOS Kondensatör Substrate Doping Resistivity Control Array Layouts Irregular Die Geometry Binary Capacitor Arrays


HACC100S10V101: İkili Diziler ve Düzensiz Ölçek Geometri ile Altyapı Mühendisliği MOS Kondansatörü

Dövizleme ve direnç kontrolü için özel bir substrat

HACC100S10V101, silikon substratın elektrik özelliklerinin tasarım parametresi olarak özelleştirilmesini sunar.N + veya P + doping profilleri 0'dan hedef direnç elde etmek için uyarlanmıştır..001 Ohm·cm (yüksek Q için ağır doped, düşük seri direnci) 1000 Ohm·cm (yüksek SRF için hafif doped, en aza indirgenmiş bağlantı kapasitesi).Yanlışlık altında tükenme bölgesinin genişliği doping profili ile kontrol edilir., müşteri tarafından belirlenen C-V eğri şekillendirilmesini sağlar: doğrusal uygulamalar için düz kapasitans karşıtlıklı voltaj veya varactor benzeri ayar için kontrol edilen C-V eğim.Direnç eşitliği wafer düzeyinde % 5 ve döşeme içinde % 2'dir., her bir wafer üzerinde PCM (Proses Kontrol Monitor) test yapıları ile doğrulanır.Bu seviye altyapı mühendisliği, HACC'nin özel bir MOS kapasitör döküm süreci kullandığı için kullanılabilir.

Özelleştirilmiş Standart Olmayan Array Düzenlemeleri ve Düzensiz Ölçek Geometri

Standart MOS kapasitörleri tek bir kapasitör plaka ile dikdörtgen ölçeklerdir. HACC100S10V101 bu kısıtlamayı kırar: özel ölçek boyut oranları, düzensiz çevre geometri (L şekli, T şekli,çokgen, halka), çok boşluklu dizi desenleri ve döndürülmüş veya kaydırılmış yastık yerleştirimi hepsi desteklenir.Bu, kapasitörün standart olmayan hibrit devre ayak izlerine entegre edilmesini sağlar, dalga kılavuzu geçişleri veya termal yönetim yapıları Düzensiz döşeme geometrisini üretme yeteneği, HACC testere ve tekilleme işlemiyle mümkün kılındı., müşteri tarafından tanımlanan çivileme sokak haritalarını ve ortogonal olmayan çivileme hatlarını destekler.

Entegre Çok Değerli İkili Kondansatör Dizileri

Tek bir HACC100S10V101 döşeme, ikili ağırlıklı bir dizide birden fazla kondansatör değerini entegre edebilir: 1:2:4:8 her bir bloğa 5pF'den 1000pF'ye kadar kapasitans değerleri olan 4 ′′8 bağımsız kondansatör bloğuna ağırlıklandırma.hibrit devre düzeyinde bağımsız veya paralel bağlantı sağlayanBloktan bloğa izolasyon 1GHz'de 40dB'yi aşar ve ortak alt katman tüm bloklarda eşleşen sıcaklık katsayısını (TCC <30 ppm/°C) korur.Bu tek bir ölçekle birden fazla ayrı kondansatör değiştirir, montaj adımlarını, bağ tel sayısını ve hibrit devre ayak izini azaltırken, kablo bağlama sırasında herhangi bir değer kombinasyonunu seçmek için tasarım esnekliğini sağlar.

Ana Özellikler

Parametreler Değer
Kapasite 5pF-10,000pF, ikili ağırlıklı dizi blokları
Dielektrik Tipi SiO2, SiN, Al2O3 yüksek-k, 50?? 5000Å
Substrat Direnci 0.001·1000 Ω·cm, N+/P+ özel
TCC <30 ppm/°C (NPO/COG eşdeğeri)
Rating Voltajı 6.3V~200V
Dielektrik Gücü 250% nominal, TDDB >10 yıl 125°C'de
ESR 1 GHz'te <0,1 Ω
Üst Metalleşme TiW-Au, Al-metalize, AuSn önceden çökmesi
Alt metalleşme TiW-Au, TiW-Ni-Au, AuSn, epoksi Au
Çip Boyutu 0.25*0.25mm ∙ 5.0*5.0mm, düzensiz şekiller
Çalışma sıcaklığı -55°C - +125°C
Teslimat Gel-Pak, waffle paketi, bant ve rulo, wafer seviyesinde

Başvurular

  • Çok Kanallı Fazlı Dizi Yayımlayıcıları
  • Özel Hibrit Devre Entegrasyonu ️ düzensiz ölçeklenmiş geometri mevcut MMIC'lerin ve geçişlerin etrafına uyar
  • Yüksek hassasiyetli ayarlama ağları C-V eğrisi gereksinimleri için altyapı doping uyarlaması
  • Uzay kısıtlı SiP Modülleri

Hedef kapasitans değerleriniz, substrat direnci ve ölçek geometrisi gereksinimlerinizle bizimle iletişime geçin.