기판 도핑 비저항 제어 맞춤형 커패시터 불규칙 다이 기하학 MOS 커패시터 이진 배열 칩

맞춤형 MOS 커패시터 기판 도핑 비저항 제어 배열 레이아웃 불규칙 다이 기하학 이진 커패시터 배열

HACC100S10V101: 이진 배열 및 불규칙 다이 기하학을 갖춘 기판 엔지니어링 MOS 커패시터

맞춤형 기판 도핑 및 비저항 제어

HACC100S10V101은 고정된 파운드리 기본값이 아닌 설계 매개변수로 실리콘 기판 전기적 특성의 사용자 정의를 제공합니다. N+ 또는 P+ 도핑 프로파일은 0.001옴·cm(고도로 도핑되어 높은 Q를 위한 낮은 직렬 저항)에서 1000옴·cm(낮은 접합 커패시턴스를 최소화하여 높은 SRF를 위한 약하게 도핑됨)까지 목표 비저항을 달성하도록 맞춤화됩니다. 바이어스 하에서의 공핍 영역 폭은 도핑 프로파일에 의해 제어되어 고객 지정 C-V 곡선 성형을 가능하게 합니다. 즉, 선형 애플리케이션을 위한 평탄한 커패시턴스 대 전압 또는 바랙터와 같은 튜닝을 위한 제어된 C-V 기울기입니다. 비저항 균일성은 모든 웨이퍼의 PCM(공정 제어 모니터) 테스트 구조에 의해 검증된 웨이퍼 레벨에서 ±5%, 다이 내에서 ±2%입니다. 이러한 수준의 기판 엔지니어링은 HACC가 재활용된 CMOS 로직 흐름이 아닌 전용 MOS 커패시터 파운드리 공정을 사용하기 때문에 가능합니다.

맞춤형 비표준 배열 레이아웃 및 불규칙 다이 기하학

표준 MOS 커패시터는 단일 커패시터 플레이트를 가진 직사각형 다이입니다. HACC100S10V101은 이러한 제약을 깨뜨립니다. 사용자 정의 다이 종횡비, 불규칙한 둘레 기하학(L자형, T자형, 다각형, 환형), 다중 캐비티 배열 패턴, 회전 또는 오프셋 패드 배치는 모두 지원됩니다. 이를 통해 별도의 인터포저 또는 PCB 없이 비표준 하이브리드 회로 풋프린트에 커패시터 통합이 가능합니다. 즉, 기존 MMIC, 도파관 전환 또는 열 관리 구조 주위에 맞출 수 있습니다. 불규칙한 다이 기하학을 생산하는 능력은 HACC 쏘잉 및 단일화 공정에 의해 가능해지며, 이는 고객 정의 다이싱 스트리트 맵 및 비직교 다이 윤곽을 지원합니다.

통합 다중 값 이진 커패시터 배열

단일 HACC100S10V101 다이는 1:2:4:8 가중치를 갖는 이진 가중 배열로 여러 커패시터 값을 통합할 수 있습니다. 즉, 4~8개의 독립적인 커패시터 블록에 걸쳐 있으며, 블록당 커패시턴스 값은 5pF에서 1000pF까지입니다. 각 블록에는 자체 상단 전극 패드가 있고 공통 후면 연결을 공유하여 하이브리드 회로 레벨에서 독립적으로 또는 병렬로 연결할 수 있습니다. 블록 간 절연은 1GHz에서 40dB 이상이며, 공유 기판은 모든 블록에 걸쳐 일치하는 온도 계수(TCC)를 유지합니다.주요 사양

매개변수

다중 채널 위상 배열 빔포머 — 요소별 튜닝을 위한 이진 커패시터 배열, 단일 다이로 BOM 감소

• 맞춤형 하이브리드 회로 통합 — 불규칙한 다이 기하학이 기존 MMIC 및 전환 주위에 맞습니다.
• 고정밀 튜닝 네트워크 — 특정 C-V 곡선 요구 사항을 위한 기판 도핑 맞춤화
• 공간 제약 SiP 모듈 — 다중 값 배열로 여러 개의 개별 SLC 배치를 제거합니다.
• 목표 커패시턴스 값, 기판 비저항 및 다이 기하학 요구 사항을 알려주시면 연락드리겠습니다. 이진 배열 통합을 갖춘 맞춤형 MOS 커패시터 프로토타입은 5~7 영업일 이내에 배송됩니다.