基板ドーピング抵抗率制御カスタムコンデンサ不規則ダイ形状MOSコンデンサバイナリ配列チップ

カスタムMOSコンデンサター 基板 ドーピング抵抗性制御 配列 レイアウト 不正型ダイ幾何学 バイナリーコンデンサター配列

HACC100S10V101: バイナリー配列と不規則型ダイジオメトリを持つ基板設計MOSコンデンサ

調整された基質ドーピングと抵抗性制御

HACC100S10V101は,設計パラメータとしてシリコン基板の電気特性をカスタマイズすることを提供します.N+またはP+ドーピングプロファイルは,0から目標抵抗性を達成するように調整されています..001 Ohm·cm (高Qの重度ドーピング,低連鎖抵抗) から 1000 Ohm·cm (高SRFの軽度ドーピング,最小化接続容量).バイアスの下での枯渇領域幅はドーピングプロファイルによって制御されます.客様に指定されたC-V曲線形状を可能にする:線形アプリケーションのための平坦容量対電圧,またはVaractorのようなチューニングのための制御されたC-V傾斜.抵抗の均一性は,ウエファーレベルでは ± 5%,ダイ内では ± 2% です.プロセスの制御モニター (PCM) の試験構造によって確認される.このレベルの基板工学は,HACCが専用MOSコンデンサータ鋳造プロセスを使用しているため,再利用されたCMOS論理フローではなく利用できます..

カスタム非標準配列レイアウトと不規則型ダイ幾何学

標準MOSコンデンサーは,単一のコンデンサープレートを持つ長方形型マースである.HACC100S10V101は,この制約を破ります.カスタムマースアスペクト比,不規則な周囲幾何学 (L形,T形,多角形,環形),多腔配列パターン,および回転またはオフセットパッド配置がすべてサポートされています.既存のMMICの周りにフィットする単一のインターポーザーやPCBを必要としない.不規則なダイ幾何学を生成する能力は,HACCの切削とシングレーションプロセスによって可能になります.顧客が定義した切片路線図と直角でない切片輪郭をサポートします.

統合多値バイナリーコンデンサータ配列

単一のHACC100S10V101ダイは,バイナリー重量配列に複数のコンデンサータ値を統合することができる: 1:2:4:8 ブロックごとに5pFから1000pFまでの容量値を持つ4~8つの独立したコンデンサータブロックを重量化する.各ブロックには独自の上部電極パッドがあり,共通のバックサイド接続を共有する.ハイブリッド回路レベルでの独立または並列接続を可能にするブロック対ブロック隔離は1GHzで40dBを超え,共有基板はすべてのブロックでマッチング温度係数 (TCC <30ppm/°C) を維持します.これは,単一の死体で複数の離散コンデンサーを置き換える組み立てステップ,結合線数,ハイブリッド回路の足跡を削減し,ワイヤ結合中に任意の値の組み合わせを選択するための設計柔軟性を提供します.

基本規格

申請

• 多チャネル段階配列ビームフォルマー (Multi-Channel Phased Array Beamformers) バイナリーコンデンサータ配列,単一のダイがBOMを削減する
• オーダーメイドハイブリッド回路統合 規則のないダイ幾何学が既存のMMICと移行に適合する
• 高精密チューニングネットワーク 特殊なC-V曲線要件に合わせた基板ドーピング
• 空間限定SiPモジュール 複数値配列は複数の別々のSLC配置を排除する

目標電容量値,基板抵抗,およびダイ幾何学の要求事項で私達に連絡してください. バイナリー配列統合のカスタムMOS電容器プロトタイプは,5~7営業日間で出荷します.