Capacitadores MOS de alta conductividad térmica AuSn en la parte posterior 20V Capacitador de alta densidad de capa única Chip de potencia RF

AuSn Condensador MOS de lado trasero HACC101S20V101 100pF 20V de alta conductividad térmica con chip de potencia RF de una sola capa

HACC101S20V101 Condensador MOS de ingeniería térmica: 100pF 20V con la parte posterior de AuSn para aplicaciones de RF de potencia

El HACC101S20V101 es un condensador MOS de una sola capa de 100pF ± 10% a 20V DC, fabricado en silicio de zona flotante (> 1000Ω·cm) con SiO térmico de 300nm₂Las dimensiones de los chips son de 0,50 mm * 0,50 mm * 0,15 mm con la metalización superior de TiW-Au (minimo Au de 2,5 μm) y la parte posterior de TiW-Pt-Au (minimo Au de 1,0 μm).Una capa de pre-deposición eutética 80Au/20Sn opcional (3-5μm de espesor) está disponible en la parte posterior para los clientes que utilizan procesos de adhesión a presión eutética sin flujo..

1Física de la resistencia térmica en los conjuntos de condensadores de chips

Comprensión de la resistencia térmica de la unión con el portador (θ_J.C.En el caso de los condensadores de chips, es necesario analizar las resistencias térmicas en serie desde el sitio de generación de calor hasta el disipador._J.C.Tiene tres componentes principales:

• Resistencia de propagación en el sustrato de silicio (R_{la difusión}):Calor generado en el SiO₂El dieléctrico y el electrodo superior deben atravesar el sustrato de silicio de 150 μm para llegar a la parte posterior.La conductividad térmica del silicio de 148 W/m·K a 300 K da una resistencia de propagación de aproximadamente 8 K/W para unaEste es el término dominante en θ_J.C.Para la comparación, un sustrato de alumina (24 W/m·K) aportaría aproximadamente 60 K/W·a 7.5* penalidad, lo que explica por qué los condensadores de película delgada en soportes cerámicos tienen intrínsecamente una θ superior._J.C.que los condensadores MOS de silicio.
• Metalización de la parte posterior y resistencia a la interfaz (R_Interfaz):La capa posterior de oro de 1,0 μm tiene una resistencia térmica a granel insignificante (~ 0,001 K / W).^{-8 años}El valor de las emisiones de CO2 de las centrales eléctricas de los Estados miembros se calcula en m2·K/W, contribuyendo con menos de 0,04 K/W para el área de los chips de 0,25 mm2.
• Resistencia de las líneas de unión de fijación (R)_adjuntar):Este es el término más variable y depende en gran medida de la elección del material. Para una línea de enlace de 5 μm de espesor: AuSn eutectic (57 W/m·K) produce ~0.35 K/W; epoxi conductiva de plata (5 W/m·K típico) produce ~4 K/W;Producción de soldadura PbSn estándar (50 W/m·K) ~0La opción de pre-deposición AuSn asegura una línea de unión controlada, delgada y libre de vacíos que minimiza este término.

El total medido θ_J.C.para un chip de 0,50 mm con AuSn unido a un portador CuMo es inferior a 30 K/W, consistente con la suma de estas tres contribuciones más un pequeño margen de incertidumbre de medición y de vaciado de la línea de unión.

2Metodología y fiabilidad de la reducción de potencia de RF

La capacidad de manejo de energía de RF no es un número único, depende de la frecuencia, el ciclo de trabajo, la temperatura ambiente y la vida útil aceptable.:

• El valor de la tensión de reducción:El valor de 20 V de corriente continua proporciona un margen de 5:1 a la resistencia de ruptura dieléctrica > 100 V. Para aplicaciones de RF, el voltaje máximo (V_{el pico}= V_{Prejuicio por DC}+ V_{Amplitud de RF}En un sistema de 50Ω sin sesgo de CC, esto corresponde a 4W de potencia CW RF (V_{el pico}= √(2PR) = √(2*4*50) = 20V). Para las señales moduladas con una relación pico-media de 8-10 dB (típica para 5G OFDM), la potencia promedio en el mismo límite de voltaje pico puede ser 6-10* menor,o aproximadamente 0.4-0.7W promedio.
• Desvalorización de la corriente:La ESR a 1 GHz es típicamente inferior a 0,1Ω. A 0,5A RMS (12,5W en 50Ω), el calentamiento I2R es de 25mW. Con θ_J.C.< 30 K/W, esto produce un aumento de la temperatura de unión de menos de 0,75°C por encima del portador, insignificante para la mayoría de las aplicaciones.5°C) se encuentra muy dentro de la zona de operación segura..
• El valor de las emisiones de gases de efecto invernadero es el valor de las emisiones de gases de efecto invernadero.La temperatura máxima de unión es de 125°C. A una temperatura de portador de 85°C (típica de las paletas de amplificadores de potencia de la estación base), el aumento de temperatura permitido es de 40°C,con una capacidad de transmisión máxima de 1.3W (θ)_J.C.* ΔT = 30 * 40 = 1.2W, con redondeo conservador). Esto es muy superior a la disipación típica en cualquier aplicación práctica de derivación o bloque de CC.
• Confiabilidad del ciclo de potencia:Las articulaciones eutecticas AuSn probadas bajo 100.000 ciclos de potencia (ΔT)_J.= 40°C, período de 30 segundos) mostró un aumento de menos del 10% en θ_J.C.La aleación dúctil AuSn se adapta a la tensión cíclica a través de la relajación de flujo sin coalescencia de vacío o de laminación.

3- la integración de procesos y la metalurgia eutética

El sistema eutectico 80Au/20Sn (punto de fusión 280°C) se utiliza ampliamente en el ensamblaje híbrido de alta fiabilidad.

• Composición de las fases:La microestructura eutéctica consiste en una mezcla lamellar fina de la Au₅Sn (ζ-fase) y AuSn (δ-fase) compuestos intermetálicos. Ambas fases son termodinámicamente estables y no sufren un groseramiento microstructural significativo durante el funcionamiento prolongado a altas temperaturas.El Au₅La fase Sn proporciona resistencia mecánica, mientras que la fase AuSn contribuye a la ductilidad.
• Control de calidad previo a la deposición:La capa AuSn de 3-5 μm en la parte posterior del chip se deposita por evaporación térmica con uniformidad de espesor de ± 10% en una oblea.La composición se verifica por fluorescencia de rayos X (XRF) en muestras de testigos de cada prueba de deposición.La relación de peso Au:Sn está controlada a 80:20 ±2% para garantizar un comportamiento de fusión eutético sin un amplio rango de pasta.
• Ventana del proceso de reflujo:La temperatura máxima del reflujo debe ser de 300-320°C (20-40°C por encima del punto de eutexia de 280°C).₂/ 5% H₂El hidrógeno en el gas de formación reduce cualquier óxido de estaño nativo en la superficie pre-depositada.La concentración de oxígeno en la cámara de reflujo debe mantenerse por debajo de 10 ppm..
• Formación intermetálica en la interfaz de oro:Durante el reflujo, el eutectico líquido AuSn disuelve una pequeña cantidad de oro tanto de la parte posterior del chip como de la almohadilla del sustrato, desplazando ligeramente la composición hacia el lado rico en oro del eutectico..Esto da como resultado una fina capa de Au primario₅El exceso de disolución de oro (> 5 μm de cada superficie) puede elevar la temperatura del líquido,Así que el grosor total de oro en ambas superficies de apareamiento se cuenta en el diseño del proceso.

Características clave

• Conductividad térmica superior:El substrato de silicio de 148 W/m·K minimiza la resistencia de propagación (8 K/W)._J.C.menos de 30 K/W. Ciclos de potencia de 100 k con menos del 10% θ_J.C.la degradación.
• Manipulación de alta potencia de RF:20 V de corriente continua con una ruptura > 100 V (margen de 5:1). ESR < 0,1Ω@ 1 GHz limita el calentamiento I2R por debajo de 50 mW a 1 A RMS. La temperatura máxima de unión de 125 °C permite una disipación de 1,2 W a 85 °C portador con conexión AuSn.
• AuSn Parte trasera de la pre-deposición:3-5μm de capa eutéctica 80Au/20Sn, uniformidad de espesor ±10%, composición XRF verificada.₂- ¿Qué quieres?₂. el corte de la matriz > 2,5 kgf. menos del 5% de la superficie vacía por inspección con rayos X.
• SiO₂Estabilidad dieléctrica:Calentamiento dieléctrico cercano a cero (tan δ < 0,001 @ 1GHz). No hay riesgo de fuga térmica  el riesgo de fuga se duplica por 30-40 °C en comparación con la fuga exponencial en algunos dieléctricos ferroeléctricos.
• ESL cerca de cero:La ESL del chip intrínseco es inferior a 0,05 nH, SRF > 8 GHz para un valor de 100 pF.

Especificaciones eléctricas (T = 25°C a menos que se indique)

Guía de diseño térmico

Selección del material portador:El material portador debajo del chip afecta significativamente la resistencia térmica total desde la unión hasta el ambiente.160-180 W/m·K) proporciona la mejor combinación de CTE para el silicio y la conductividad térmicaLa cerámica AlN (4,5 ppm/°C CTE, 170 W/m·K) es una alternativa para los procesos compatibles con la alumina.180-200 W/m·K) ofrece una conductividad ligeramente superior a un mayor peso y coste.

Acoplamiento térmico de múltiples chips:En los módulos multichip, los dispositivos de alimentación adyacentes (GaN HEMT, transistores LDMOS) pueden elevar la temperatura del portador local muy por encima del ambiente del sistema.Cuando se colocan condensadores de derivación cerca de los transistores de potenciaLa medida de la amplitud de las fichas de la máquina es la siguiente: la amplitud de las fichas de la máquina es igual a la amplitud de las fichas.50 mm) de espacio libre entre el condensador y la parte posterior del dispositivo de alimentación para evitar el calentamiento conductor excesivo a través del portador.

Capacidad de corriente del alambre de enlace:Un solo cable de unión de oro de 25 μm de diámetro tiene una corriente de fusión de aproximadamente 0.8A DC. Para corrientes de RF por encima de 0.5A RMS, use dos cables de unión paralelos, lo que también reduce a la mitad la contribución de inductancia.En 1 GHz, la profundidad de la piel en el oro es de aproximadamente 2 μm, toda la sección transversal del cable de 25 μm lleva corriente, por lo que el efecto de la piel no degrada significativamente la capacidad de carga de corriente.

Aplicaciones típicas

• Redes de emparejamiento de salida de amplificadores de potencia GaN-en-SiC en las que las temperaturas de la placa base alcancen los 85 °C y la disipación del condensador se debe realizar con un aumento mínimo de la temperatura
• Redes de desviación de interruptores RF de alta potencia en sistemas dúplex de división temporal (TDD) con altos ciclos de trabajo por rama
• Transmisores de radio de punto a punto de microondas que funcionan con una potencia de salida de 1 a 10 W CW
• Generadores industriales de plasma de RF (bandas ISM de 13,56 MHz y 27,12 MHz) con etapas de salida de varios cientos de vatios
• Desacoplamiento de la fuente de alimentación del módulo T/R de matriz en fase con rutas térmicas restringidas
• Unidades de radio remotas de infraestructura inalámbrica (RRU) con enfriamiento por convección pasiva en recintos exteriores

Notas del proceso de montaje

En la parte trasera estándar:Aplicar preforma o pasta de soldadura AuSn, reflujo a 300-320 °C pico en N₂- ¿Qué quieres?₂Alternativamente, epoxi conductor lleno de plata (curado por perfil del fabricante, típicamente a 150 °C durante 1 hora).Se trata de las operaciones de crédito de las que se trata en el artículo 67, apartado 1, del RRC.Coloque el chip directamente sobre la almohadilla con chapa de Au, reflujo sin soldadura o flujo adicional.De las siguientes características:25 μm Au conexión de bolas termosónicas a 120-150 °C, fuerza de 25-35 gf, fuerza de tracción > 6 gf. Para corrientes de RF > 0,5 A RMS, utilice dos cables de unión paralelos de 25 μm.Inspección:Rayos X para la verificación del vacío de la adhesión a presión, ópticos para la colocación del alambre de unión y la integridad del talón.

Póngase en contacto con nosotros para_J.C.los datos de medición, los informes de fiabilidad del ciclo de potencia o el apoyo a la integración de procesos AuSn.