MOS-Kondensatoren mit hoher Wärmeleitfähigkeit, AuSn-Rückseite, 20V, hochdichter Kondensator, einlagiger HF-Leistungschip

AuSn Rückseiten-MOS-Kondensator HACC101S20V101 100pF 20V Hohe Wärmeleitfähigkeit Einzelschicht RF-Leistungschip

HACC101S20V101 Thermisch optimierter MOS-Kondensator: 100pF 20V mit AuSn Rückseite für Power-RF-Anwendungen

Der HACC101S20V101 ist ein 100pF ±10% Einzelschicht-MOS-Kondensator mit einer Nennspannung von 20V DC, gefertigt auf Float-Zone-Silizium (>1000Ω·cm) mit 300nm thermischem SiO_{AuSn vorab abgeschiedene Rückseite:} Dielektrikum. Die Chipabmessungen betragen 0,50 mm * 0,50 mm * 0,15 mm mit TiW-Au Top-Metallisierung (mindestens 2,5 µm Au) und TiW-Pt-Au Rückseite (mindestens 1,0 µm Au). Eine optionale 80Au/20Sn Eutektikum-Vorabscheidungsschicht (3-5 µm dick) ist auf der Rückseite für Kunden erhältlich, die flussmittelfreie eutektische Die-Attach-Prozesse verwenden.

1. Thermischer Widerstand in Chip-Kondensator-Baugruppen

Das Verständnis des thermischen Widerstands von der Sperrschicht zum Träger (θ) in einem Chip-Kondensator erfordert die Analyse der seriellen thermischen Widerstände von der Wärmeentstehungsstelle zum Kühlkörper. Der gesamte θ besteht aus drei Hauptkomponenten:

• Spreizwiderstand im Siliziumsubstrat (R_spread): Die im SiO_{AuSn vorab abgeschiedene Rückseite:} Dielektrikum und der oberen Elektrode erzeugte Wärme muss sich durch das 150 µm dicke Siliziumsubstrat ausbreiten, um die Rückseite zu erreichen. Die Wärmeleitfähigkeit von Silizium von 148 W/m·K bei 300K ergibt einen Spreizwiderstand von etwa 8 K/W für einen 0,50 mm * 0,50 mm Chip. Dies ist der dominierende Term in θ. Zum Vergleich: Ein Aluminiumoxidsubstrat (24 W/m·K) würde etwa 60 K/W beitragen – eine 7,5-fache Strafe –, was erklärt, warum Dünnschichtkondensatoren auf Keramikträgern inhärent höhere θ als Silizium-MOS-Kondensatoren haben.
• Rückseitenmetallisierung und Grenzflächenwiderstand (R_interface): Die 1,0 µm dicke Goldrückseitenschicht hat einen vernachlässigbaren Bulk-Wärmewiderstand (~0,001 K/W). Der thermische Grenzflächenwiderstand an der Au-zu-AuSn-Grenzfläche ist bei richtiger Vorbereitung unter 10^-8 m²·K/W und trägt unter 0,04 K/W für die 0,25 mm² Chipfläche bei.
• Die-Attach-Bondlinienwiderstand (R_attach): Dies ist der variabelste Term und hängt stark von der Materialwahl ab. Für eine 5 µm dicke Bondlinie: AuSn Eutektikum (57 W/m·K) ergibt ~0,35 K/W; silberleitfähiger Epoxidharz (typisch 5 W/m·K) ergibt ~4 K/W; Standard-PbSn-Lötmittel (50 W/m·K) ergibt ~0,4 K/W, ist aber nicht RoHS-konform. Die AuSn-Vorabscheidungsoption gewährleistet eine kontrollierte, dünne, hohlraumfreie Bondlinie, die diesen Term minimiert.

Der gemessene Gesamtwert von θ für einen 0,50 mm Chip mit AuSn-Attach an einem CuMo-Träger liegt unter 30 K/W, was mit der Summe dieser drei Beiträge plus einer kleinen Marge für Messunsicherheit und Bondlinienhohlräume übereinstimmt.

2. RF-Leistungs-Derating-Methodik und Zuverlässigkeit

Die RF-Leistungsbelastbarkeit ist keine einzelne Zahl – sie hängt von Frequenz, Tastverhältnis, Umgebungstemperatur und akzeptabler Lebensdauer ab. Der HACC101S20V101 ist charakterisiert, um eine fundierte Derating-Unterstützung zu bieten:

• Spannungs-Derating: Die Nennspannung von 20V DC kontinuierlich bietet eine 5:1-Reserve zur Durchschlagsfestigkeit des Dielektrikums von >100V. Für RF-Anwendungen sollte die Spitzenspannung (V_peak = V_{DC_bias} + V_{RF_amplitude}) die Nennspannung von 20V nicht überschreiten. In einem 50Ω-System ohne DC-Bias entspricht dies 4W CW-RF-Leistung (V_peak = √(2PR) = √(2*4*50) = 20V). Für modulierte Signale mit einem Spitzen-zu-Mittelwert-Verhältnis von 8-10dB (typisch für 5G OFDM) kann die Durchschnittsleistung bei gleicher Spitzenspannungsgrenze 6-10* niedriger sein, also etwa 0,4-0,7W Durchschnitt.
• Strom-Derating: Der ESR bei 1GHz liegt typischerweise unter 0,1Ω. Bei 0,5A RMS (12,5W in 50Ω) beträgt die I²R-Erwärmung 25mW. Mit θ < 30 K/W erzeugt dies einen Sperrschichttemperaturanstieg von unter 0,75°C über dem Träger – vernachlässigbar für die meisten Anwendungen. Kontinuierlicher Strom bis zu 1,0A RMS (50mW Verlustleistung, ~1,5°C Anstieg) liegt gut innerhalb des sicheren Betriebsbereichs.
• Temperatur-Derating: Die maximale Sperrschichttemperatur beträgt 125°C. Bei einer Trägertemperatur von 85°C (typisch für Leistung Verstärker-Paletten von Basisstationen) beträgt der zulässige Temperaturanstieg 40°C, was einer maximalen Verlustleistung von 1,2W entspricht (θ * ΔT = 30 * 40 = 1,2W, mit konservativer Rundung). Dies liegt weit über der typischen Verlustleistung in jeder praktischen Bypass- oder DC-Blockierungsanwendung.
• Zuverlässigkeit bei Leistungszyklen: Wiederholte thermische Zyklen durch Leistungsdissipation können zu Ermüdung in der Die-Attach-Bondlinie führen. An AuSn-Eutektikverbindungen, die unter 100.000 Leistungszyklen (ΔT_{Maximale Sperrschichttemperatur} = 40°C, 30-Sekunden-Periode) getestet wurden, zeigte sich eine Zunahme von θ von weniger als 10%, was auf minimale Bondlinien-Degradation hindeutet. Die duktile AuSn-Legierung nimmt die zyklische Belastung durch Kriechrelaxation auf, ohne Hohlraumkoaleszenz oder Delamination.

3. AuSn Eutektische Metallurgie und Prozessintegration

Das 80Au/20Sn Eutektiksystem (Schmelzpunkt 280°C) wird häufig in hochzuverlässigen Hybridbaugruppen eingesetzt. Das Verständnis seiner Metallurgie hilft bei der Optimierung des Baugruppenprozesses:

• Phasenzusammensetzung: Das eutektische Gefüge besteht aus einer feinen lamellaren Mischung der intermetallischen Verbindungen Au₅Sn (ζ-Phase) und AuSn (δ-Phase). Beide Phasen sind thermodynamisch stabil und erfahren während des verlängerten Hochtemperatur-Betriebs keine signifikante Gefügevergröberung. Die Au₅Sn-Phase sorgt für mechanische Festigkeit, während die AuSn-Phase Duktilität beiträgt.
• Qualitätskontrolle der Vorabscheidung: Die 3-5 µm dicke AuSn-Schicht auf der Chiprückseite wird durch thermische Verdampfung mit einer Dickenuniformität von ±10% über einen Wafer abgeschieden. Die Zusammensetzung wird mittels Röntgenfluoreszenz (XRF) an Zeugenproben aus jeder Abscheidungsrunde verifiziert. Das Au:Sn-Gewichtsverhältnis wird auf 80:20 ±2% kontrolliert, um ein eutektisches Schmelzverhalten ohne einen breiten pastösen Bereich zu gewährleisten.
• Reflow-Prozessfenster: Die maximale Reflow-Temperatur sollte 300-320°C (20-40°C über dem eutektischen Punkt von 280°C) betragen. Die Zeit über dem Liquidus sollte 30-60 Sekunden betragen. Eine Schutzgasatmosphäre (95% N_{AuSn vorab abgeschiedene Rückseite:} / 5% H_{AuSn vorab abgeschiedene Rückseite:}) verhindert die Oxidation von Zinn. Kein Flussmittel erforderlich – der Wasserstoff im Schutzgas reduziert jedes native Zinnoxid auf der vorab abgeschiedenen Oberfläche. Die Sauerstoffkonzentration in der Reflow-Kammer sollte unter 10ppm gehalten werden.
• Bildung von Intermetallverbindungen an der Goldgrenzfläche: Während des Reflows löst das flüssige AuSn-Eutektikum eine kleine Menge Gold sowohl von der Chiprückseite als auch vom Substratpad auf, wodurch sich die Zusammensetzung leicht in Richtung der goldreicheren Seite des Eutektikums verschiebt. Dies führt nach der Erstarrung zu einer dünnen Schicht primärem Au₅Sn an beiden Grenzflächen, was die Verbindung tatsächlich verstärkt. Übermäßige Goldauflösung (>5 µm von jeder Oberfläche) kann die Liquidustemperatur erhöhen, daher wird die gesamte Golddicke auf beiden Kontaktflächen im Prozessdesign berücksichtigt.

Hauptmerkmale

• Überragende Wärmeleitfähigkeit: 148 W/m·K Siliziumsubstrat minimiert Spreizwiderstand (8 K/W). AuSn-Bondlinie bei 57 W/m·K bietet 10* geringeren thermischen Widerstand als leitfähiger Epoxidharz. Gesamter θ unter 30 K/W. 100k Leistungszyklen mit unter 10% θ Degradation.
• Hohe RF-Leistungsbelastbarkeit: 20V DC Nennspannung mit >100V Durchbruch (5:1 Reserve). ESR <0,1Ω@1GHz begrenzt I²R-Erwärmung unter 50mW bei 1A RMS. 125°C maximale Sperrschichttemperatur ermöglicht 1,2W Verlustleistung bei 85°C Träger mit AuSn-Attach.AuSn Vorabscheidung Rückseite:
• 3-5 µm 80Au/20Sn Eutektikschicht, ±10% Dickenuniformität, XRF-zusammensetzungsgeprüft. Flussmittelfreies Reflow bei 300-320°C in N2_{AuSn vorab abgeschiedene Rückseite:} Schutzgas. Alternativ silbergefüllter leitfähiger Epoxidharz (härten gemäß Herstellerprofil, typischerweise 150°C für 1 Stunde)._{AuSn vorab abgeschiedene Rückseite:}Stabilität des SiO
• 2_{AuSn vorab abgeschiedene Rückseite:} Nahezu keine dielektrische Erwärmung (tan δ <0,001@1GHz). Kein Risiko eines thermischen Durchgehens – Leckstrom verdoppelt sich pro 30-40°C im Gegensatz zum exponentiellen Durchgehen bei einigen ferroelektrischen Dielektrika.Nahezu Null ESL: Intrinsische Chip-ESL unter 0,05nH, SRF >8GHz für 100pF Wert.
• Elektrische Spezifikationen (T = 25°C, sofern nicht anders angegeben)Parameter

Wert

Das Trägermaterial unter dem Chip beeinflusst maßgeblich den gesamten thermischen Widerstand von der Sperrschicht zur Umgebung. CuMo (7-9 ppm/°C CTE, 160-180 W/m·K) bietet die beste Kombination aus CTE-Anpassung an Silizium und Wärmeleitfähigkeit. AlN-Keramik (4,5 ppm/°C CTE, 170 W/m·K) ist eine Alternative für Aluminiumoxid-kompatible Prozesse. Kupfer-Wolfram (CuW, 6-9 ppm/°C CTE, 180-200 W/m·K) bietet eine etwas höhere Leitfähigkeit bei erhöhtem Gewicht und Kosten.

Thermische Kopplung mehrerer Chips: In Multi-Chip-Modulen können benachbarte Leistungshalbleiter (GaN-HEMTs, LDMOS-Transistoren) die lokale Trägertemperatur weit über die Systemumgebungstemperatur erhöhen. Bei der Platzierung von Bypass-Kondensatoren in der Nähe von Leistungstransistoren ist der laterale Temperaturgradient über den Träger zu berücksichtigen. Eine konservative Richtlinie ist, mindestens einen Chip-Breite (0,50 mm) Abstand zwischen dem Kondensator und der Rückseite des Leistungshalbleiters einzuhalten, um übermäßige leitungsgebundene Erwärmung durch den Träger zu vermeiden.

Strombelastbarkeit von Bonddrähten: Ein einzelner Goldbonddraht mit 25 µm Durchmesser hat einen Schmelzstrom von etwa 0,8A DC. Für HF-Ströme über 0,5A RMS verwenden Sie zwei parallele Bonddrähte, was auch den Induktivitätsbeitrag halbiert. Bei 1GHz beträgt die Eindringtiefe in Gold etwa 2 µm – der gesamte 25 µm Drahtquerschnitt führt Strom, sodass der Skin-Effekt die Strombelastbarkeit nicht wesentlich beeinträchtigt.

Typische AnwendungenGaN-on-SiC Leistung Verstärker Ausgangsanpassungsnetzwerke, bei denen Basistemperaturen 85°C erreichen und die Kondensatorverlustleistung mit minimalem Temperaturanstieg abgeführt werden muss

Hochleistungs-HF-Schalter-Bias-Netzwerke in Zeitmultiplex-Duplex (TDD)-Systemen mit hohen Tastverhältnissen pro Zweig

• Mikrowellen-Punkt-zu-Punkt-Funkübertrager mit 1-10W CW-Ausgangsleistung
• Industrielle HF-Plasma-Generatoren (13,56MHz, 27,12MHz ISM-Bänder) mit Multi-Hundert-Watt-Ausgangsstufen
• Phased-Array T/R-Modul-Stromversorgungsentkopplung mit begrenzten thermischen Pfaden
• Wireless-Infrastruktur Remote Radio Units (RRU) mit passiver Konvektionskühlung in Außenbereichen
• Hinweise zum Montageprozess
• Standard-Rückseite:

AuSn-Lötmittel-Vorformling oder Paste auftragen, bei 300-320°C Spitzen-Reflow in N

2/H_{AuSn vorab abgeschiedene Rückseite:} Schutzgas. Alternativ silbergefüllter leitfähiger Epoxidharz (härten gemäß Herstellerprofil, typischerweise 150°C für 1 Stunde)._{AuSn vorab abgeschiedene Rückseite:} Chip direkt auf Au-beschichtetes Pad platzieren, Reflow ohne zusätzliches Lot oder Flussmittel.Drahtbonden: 25 µm Au thermosonisches Kugelbonden bei 120-150°C Stufe, 25-35gf Kraft, >6gf Zugfestigkeit. Für HF-Ströme >0,5A RMS zwei parallele 25 µm Bonddrähte verwenden.Inspektion: Röntgen zur Überprüfung von Die-Attach-Hohlräumen, optisch zur Überprüfung der Bonddrahtplatzierung und der Fersenintegrität.Kontaktieren Sie uns für θJC

Messdaten, Berichte zur Zuverlässigkeit bei Leistungszyklen oder Unterstützung bei der AuSn-Prozessintegration.