Condensatori MOS ad alta conducibilità termica AuSn Retro 20V Condensatore ad alta densità Chip RF di potenza a strato singolo

AuSn condensatore MOS posteriore HACC101S20V101 100pF 20V ad alta conduttività termica chip di potenza RF a singolo strato

HACC101S20V101 Condensatore MOS termicamente progettato: 100pF 20V con retro AuSn per applicazioni RF di potenza

L'HACC101S20V101 è un condensatore MOS monolivello a 100pF ± 10% a 20V DC, fabbricato su silicio a zona galleggiante (> 1000Ω·cm) con SiO termico a 300 nm₂Le dimensioni del chip sono di 0,50 mm * 0,50 mm * 0,15 mm con metallizzazione superiore TiW-Au (minimo 2,5 μm Au) e retro TiW-Pt-Au (minimo 1,0 μm Au).Un strato di pre-deposizione eutectica 80Au/20Sn opzionale (3-5μm di spessore) è disponibile sul retro per i clienti che utilizzano processi di attacco a stampo eutectico senza flusso..

1. Fisica della resistenza termica negli assemblaggi di condensatori a chip

Comprensione della resistenza termica di giunzione al vettore (θ_JC) in un condensatore a chip richiede l'analisi delle resistenze termiche in serie dal sito di generazione del calore al dissipatore._JCha tre componenti principali:

• Resistenza di diffusione nel substrato di silicio (R_diffusione):Calore generato nel SiO₂L'elettrodo dielettrico e l'elettrodo superiore devono diffondersi attraverso il substrato di silicio di 150 μm per raggiungere il retro.La conduttività termica del silicio di 148 W/m·K a 300 K dà una resistenza di diffusione di circa 8 K/W per unQuesto è il termine dominante in θ_JCA titolo di confronto, un substrato di allumina (24 W/m·K) contribuirebbe con circa 60 K/W·a 7.5* penalità·, il che spiega perché i condensatori a pellicola sottile su supporti ceramici hanno intrinsecamente una densità θ superiore._JCche i condensatori MOS di silicio.
• Metalizzazione posteriore e resistenza all'interfaccia (R_interfaccia):Lo strato posteriore in oro da 1,0 μm ha una resistenza termica di massa trascurabile (~ 0,001 K / W).^-8m2·K/W, contribuendo a meno di 0,04 K/W per l'area del chip di 0,25 mm2.
• Resistenza della linea di legame a stampo (R)_allegare):Questo è il termine più variabile e dipende fortemente dalla scelta del materiale. Per una linea di legame di spessore di 5 μm: AuSn eutectic (57 W/m·K) produce ~ 0,35 K/W; epoxi argentoso conduttivo (5 W/m·K tipico) produce ~ 4 K/W;Prodotti di saldatura PbSn standard (50 W/m·K) ~0L'opzione di pre-deposito AuSn garantisce una linea di legame controllata, sottile e priva di vuoti che riduce al minimo questo termine.

Il totale misurato θ_JCper un chip da 0,50 mm con AuSn attaccato a un portatore CuMo è inferiore a 30 K/W, coerente con la somma di questi tre contributi più un piccolo margine di incertezza di misura e di vuoto della linea di legame.

2. Metodologia e affidabilità di riduzione della potenza RF

La capacità di gestione della potenza RF non è un singolo numero, dipende dalla frequenza, dal ciclo di lavoro, dalla temperatura ambiente e dalla durata di vita accettabile.:

• Valore della tensione:Per le applicazioni RF, la tensione di picco (V_picco= V_{DC_bias}+ V_{RF_amplitudine}In un sistema di 50Ω senza bias di CC, questo corrisponde a 4W di potenza CW RF (V_picco= √(2PR) = √(2*4*50) = 20V). Per segnali modulati con un rapporto picco/media di 8-10dB (tipico per 5G OFDM), la potenza media allo stesso limite di tensione di picco può essere 6-10* inferiore,o circa 0.4-0.7W media.
• Derazione corrente:L'ESR a 1 GHz è tipicamente inferiore a 0,1Ω. A 0,5A RMS (12,5W in 50Ω), il riscaldamento I2R è di 25mW._JC< 30 K/W, questo produce un aumento della temperatura di giunzione inferiore a 0,75°C sopra il vettore, trascurabile per la maggior parte delle applicazioni.5°C) è ben all'interno dell'area di funzionamento sicura.
• Temperature di riduzione:La temperatura massima di giunzione è di 125°C. A una temperatura di portatore di 85°C (tipica per i pallet degli amplificatori di potenza della stazione base), l'aumento di temperatura consentito è di 40°C,corrispondente a una dissipazione di potenza massima di 1.3W (θ_JC* ΔT = 30 * 40 = 1,2 W, con arrotondamento conservativo).
• Affidabilità del ciclo di potenza:Il ciclo termico ripetuto causato dalla dissipazione di potenza può indurre affaticamento nella linea di legame di attacco a stampo._J.= 40°C, periodo di 30 secondi) ha mostrato un aumento inferiore al 10% di θ_JCLa lega duttile AuSn accoglie la tensione ciclica attraverso il rilassamento a scorrere senza coalescenza di vuoto o delaminazione.

3. AuSn Metallurgia e integrazione dei processi eutetici

Il sistema eutectico 80Au/20Sn (punto di fusione 280°C) è ampiamente utilizzato nell'assemblaggio ibrido ad alta affidabilità.

• Composizione di fase:La microstruttura eutectica è costituita da una sottile miscela lamellare di₅Sn (ζ-fase) e AuSn (δ-fase) composti intermetallici. entrambe le fasi sono termodinamicamente stabili e non subiscono un significativo arrossamento microstrutturale durante il funzionamento ad alta temperatura prolungato.L'Au₅La fase Sn fornisce resistenza meccanica, mentre la fase AuSn contribuisce alla duttilità.
• Controllo della qualità prima del deposito:Lo strato AuSn da 3-5 μm sul retro del chip viene depositato mediante evaporazione termica con una uniformità di spessore di ± 10% su un wafer.La composizione è verificata mediante fluorescenza a raggi X (XRF) su campioni di testimone di ogni deposizione.Il rapporto di peso Au:Sn è controllato all'80:20 ±2% per garantire un comportamento di fusione eutectico senza un ampio intervallo pasticcio.
• Finestra del processo di riflusso:La temperatura massima del riflusso deve essere di 300-320°C (20-40°C al di sopra del punto eutetico di 280°C).₂/ 5% H₂L'idrogeno presente nel gas di formazione riduce l'ossido di stagno presente sulla superficie pre-depositata.La concentrazione di ossigeno nella camera di rientro deve essere mantenuta al di sotto di 10 ppm..
• Formazione intermetallica all'interfaccia dell'oro:Durante il riflusso, il eutectico AuSn liquido dissolve una piccola quantità di oro sia dal lato posteriore del chip che dal pad del substrato, spostando leggermente la composizione verso il lato ricco di oro dell'eutectico.Ciò si traduce in uno strato sottile di Au primario₅L'eccesso di dissoluzione dell'oro (> 5 μm da ciascuna superficie) può aumentare la temperatura del liquido,quindi lo spessore totale dell'oro su entrambe le superfici di accoppiamento è contabilizzato nella progettazione del processo.

Caratteristiche chiave

• Conduttività termica superiore:Il substrato di silicio 148 W/m·K riduce al minimo la resistenza di diffusione (8 K/W). La linea di legame AuSn a 57 W/m·K fornisce una resistenza termica 10* inferiore rispetto all'epossidio conduttivo._JCsotto 30 K/W. 100k cicli di potenza con meno del 10% θ_JCdegradazione.
• Trattamento di potenza ad alta RF:20V di corrente continua con rottura >100V (margine 5:1). ESR <0,1Ω@1GHz limita il riscaldamento I2R al di sotto di 50mW a 1A RMS. La temperatura di giunzione massima di 125°C consente una dissipazione di 1,2W a portatore a 85°C con attacco AuSn.
• AuSn Pre-deposito Sul retro:3-5μm 80Au/20Sn strato euttico, uniformità dello spessore ±10%, composizione XRF verificata.₂/H₂- di taglio > 2,5 kgf. sotto il 5% della superficie vuota da ispezione a raggi X.
• SiO₂Stabilità dielettrica:riscaldamento dielettrico vicino allo zero (tan δ < 0,001@ 1GHz).
• ESL quasi zero:L'ESL del chip intrinseco inferiore a 0,05 nH, SRF > 8 GHz per un valore di 100 pF.

Specifiche elettriche (T = 25°C, salvo indicazione)

Guida alla progettazione termica

Selezione del materiale portante:Il materiale portante sotto il chip influenza in modo significativo la resistenza termica totale dalla giunzione all'ambiente.160-180 W/m·K) fornisce la migliore combinazione di CTE corrispondente al silicio e di conduttività termicaLa ceramica AlN (4,5 ppm/°C CTE, 170 W/m·K) è un'alternativa per i processi compatibili con l'alumina.180-200 W/m·K) offre una conduttività leggermente superiore ad un peso e un costo maggiori.

di una lunghezza superiore o uguale a:Nei moduli multi-chip, i dispositivi di alimentazione adiacenti (GaN HEMT, transistor LDMOS) possono aumentare la temperatura del vettore locale ben al di sopra dell'ambiente del sistema.Quando si posizionano condensatori di bypass vicino ai transistor di potenzaUn orientamento prudente è quello di mantenere almeno una larghezza di chip (0.50 mm) di spazio libero tra il condensatore e la parte posteriore del dispositivo di alimentazione per evitare un eccessivo riscaldamento conduttivo attraverso il vettore.

Capacità di corrente del filo di legame:Un singolo filo di legame in oro di diametro di 25 μm ha una corrente di fusione di circa 0,8 A DC. Per le correnti RF superiori a 0,5 A RMS, utilizzare due fili di legame paralleli, che riduce anche la metà del contributo di induttanza.A 1 GHz, la profondità della pelle nell'oro è di circa 2μm, l'intera sezione trasversale del filo di 25μm trasporta corrente, quindi l'effetto della pelle non degrada significativamente la capacità portante di corrente.

Applicazioni tipiche

• Reti di abbinamento di uscita degli amplificatori di potenza GaN-on-SiC in cui le temperature della piastra di base raggiungono 85°C e la dissipazione del condensatore deve essere effettuata con un minimo aumento della temperatura
• Reti di distorsione degli interruttori RF ad alta potenza in sistemi duplex a divisione temporale (TDD) con cicli di lavoro elevati per ramo
• Radiotrasmettitori a microonde punto-punto con potenza di uscita di 1-10 W CW
• Generatori industriali di plasma RF (bande ISM 13,56 MHz, 27,12 MHz) con livelli di uscita di più centinaia di watt
• Disaggregazione dell'alimentazione del modulo T/R in fascia con percorsi termici limitati
• Infrastrutture wireless unità radio remote (RRU) con raffreddamento passivo per convezione in ambienti esterni

Nota del processo di assemblaggio

Punto posteriore standard:Applicare la preforma o la pasta di saldatura AuSn, ricorrere a 300-320°C in N₂/H₂gas di formazione; in alternativa, epossidica conduttiva riempita d'argento (curatura per profilo del fabbricante, in genere a 150 °C per 1 ora).AuSn deposito anticipato:Posizionare il chip direttamente sul pad rivestito con Au, riversare senza saldatura o flusso aggiuntivi.Fabbricazione a partire da:25 μm Au legamento a sfera termo-sonica a 120-150°C, forza 25-35gf, forza di trazione > 6gf. Per correnti RF > 0,5A RMS, utilizzare due fili di legame paralleli da 25 μm.Ispezione:Raggi X per la verifica del vuoto, ottica per la collocazione del filo di legame e l'integrità del tallone.

Contattaci per θ_JCi dati di misurazione, i rapporti di affidabilità del ciclo di potenza o il supporto all'integrazione dei processi AuSn.