Détails des produits

Created with Pixso. Maison Created with Pixso. Produits Created with Pixso.
Condensateurs MOS
Created with Pixso.

Condensateurs MOS à haute conductivité thermique AuSn à l'arrière 20V condensateur à haute densité puce de puissance RF à couche unique

Condensateurs MOS à haute conductivité thermique AuSn à l'arrière 20V condensateur à haute densité puce de puissance RF à couche unique

Nom De La Marque: Hoan
Numéro De Modèle: HACC101S20V101
Quantité Minimale De Commande: 10 pièces
Conditions De Paiement: LC, D/A, D/P, T/T, Western Union
Informations détaillées
Lieu d'origine:
Shannxi, Chine
Certification:
ISO 9001:2015, RoHS, REACH
Capacitance:
100pF ±10%
Facteur de dissipation à 1 GHz:
<0>
θJC (attache AuSn):
<30 K/W (puce de 0,50 mm)
Arrière (option AuSn):
TiW-Pt-Au + 80Au/20Sn, 3-5µm
Température de fonctionnement:
-55°C à +125°C
Type de montage:
AuSn eutectique/époxy conducteur/liable par fil
Mettre en évidence:

Condensateurs MOS à haute conductivité thermique

,

AuSn condensateur à haute densité arrière

,

AuSn condensateurs MOS arrière

Description de produit

Condensateur MOS à dos AuSn HACC101S20V101 100pF 20V à haute conductivité thermique à couche unique pour puissance RF


Condensateur MOS HACC101S20V101 à ingénierie thermique : 100pF 20V avec dos AuSn pour applications RF de puissance

Le HACC101S20V101 est un condensateur MOS monocouche de 100pF ±10% nominal à 20V DC, fabriqué sur silicium float-zone (>1000Ω·cm) avec une couche diélectrique SiO2 thermique de 300nm. diélectrique. Les dimensions de la puce sont de 0,50 mm * 0,50 mm * 0,15 mm avec métallisation supérieure TiW-Au (2,5 µm d'or minimum) et dos TiW-Pt-Au (1,0 µm d'or minimum). Une couche de pré-dépôt eutectique optionnelle 80Au/20Sn (3-5 µm d'épaisseur) est disponible au dos pour les clients utilisant des procédés de montage de puce eutectique sans flux.

1. Physique de la résistance thermique dans les assemblages de condensateurs à puce

Comprendre la résistance thermique jonction-porteur (θ) dans un condensateur à puce nécessite d'analyser les résistances thermiques en série du site de génération de chaleur vers le dissipateur thermique. Le θ total se compose de trois éléments principaux :

  • Résistance d'étalement dans le substrat de silicium (RspreadLe θ La chaleur générée dans le diélectrique SiO2 et l'électrode supérieure doit s'étaler à travers le substrat de silicium de 150 µm pour atteindre le dos. La conductivité thermique du silicium de 148 W/m·K à 300K donne une résistance d'étalement d'environ 8 K/W pour une puce de 0,50 mm * 0,50 mm. C'est le terme dominant dans θ. À titre de comparaison, un substrat d'alumine (24 W/m·K) contribuerait environ 60 K/W — une pénalité de 7,5* — expliquant pourquoi les condensateurs à couche mince sur supports céramiques ont intrinsèquement un θ plus élevé que les condensateurs MOS sur silicium.interface
  • ) : La couche d'or de 1,0 µm au dos a une résistance thermique de volume négligeable (~0,001 K/W). La résistance thermique de frontière à l'interface Au-AuSn, lorsqu'elle est correctement préparée, est inférieure à 10Le θ m²·K/W, contribuant à moins de 0,04 K/W pour la surface de puce de 0,25 mm².Résistance de la ligne de collage de la puce (Rattach
  • ) : C'est le terme le plus variable et il dépend fortement du choix du matériau. Pour une ligne de collage de 5 µm d'épaisseur : l'eutectique AuSn (57 W/m·K) donne ~0,35 K/W ; l'époxy conducteur argenté (5 W/m·K typique) donne ~4 K/W ; la soudure standard PbSn (50 W/m·K) donne ~0,4 K/W mais n'est pas conforme RoHS. L'option de pré-dépôt AuSn assure une ligne de collage contrôlée, mince et sans vide qui minimise ce terme.Le θJC

total mesuré pour une puce de 0,50 mm avec collage AuSn sur un support CuMo est inférieur à 30 K/W, ce qui est cohérent avec la somme de ces trois contributions plus une petite marge pour l'incertitude de mesure et le vide dans la ligne de collage.La capacité de gestion de puissance RF n'est pas un chiffre unique — elle dépend de la fréquence, du cycle de service, de la température ambiante et de la durée de vie acceptable. Le HACC101S20V101 est caractérisé pour permettre un détarage éclairé :

Détarage en tension :

La tension nominale continue de 20V DC offre une marge de 5:1 par rapport à la rigidité diélectrique de claquage de >100V. Pour les applications RF, la tension de crête (V

  • peak = VDétarage en courant : + VRF_amplitude) ne doit pas dépasser la tension nominale de 20V. Dans un système 50Ω sans polarisation DC, cela correspond à 4W de puissance RF CW (Vpeak = √(2PR) = √(2*4*50) = 20V). Pour les signaux modulés avec un rapport crête/moyenne de 8-10dB (typique pour le 5G OFDM), la puissance moyenne à la même limite de tension de crête peut être 6-10 fois plus faible, soit environ 0,4-0,7W en moyenne.Détarage en courant : L'ESR à 1GHz est généralement inférieur à 0,1Ω. À 0,5A RMS (12,5W dans 50Ω), le chauffage I²R est de 25mW. Avec θ
  • JC< 30 K/W, cela produit une augmentation de la température de jonction de moins de 0,75°C au-dessus du support — négligeable pour la plupart des applications. Un courant continu jusqu'à 1,0A RMS (dissipation de 50mW, ~1,5°C d'augmentation) est bien dans la zone de fonctionnement sûre. La température de jonction maximale est de 125°C. À une température de support de 85°C (typique pour les palettes d'amplificateurs de puissance de station de base), l'augmentation de température autorisée est de 40°C, ce qui correspond à une dissipation de puissance maximale de 1,3W (θ
  • JC * ΔT = 30 * 40 = 1,2W, avec un arrondi conservateur). Ceci est bien supérieur à la dissipation typique dans toute application de dérivation ou de blocage DC pratique. Le cyclage thermique répété dû à la dissipation de puissance peut induire une fatigue dans la ligne de collage de la puce. Les joints eutectiques AuSn testés sous 100 000 cycles de puissance (ΔT
  • J = 40°C, période de 30 secondes) ont montré une augmentation de moins de 10% de θDos (Option AuSn), indiquant une dégradation minimale de la ligne de collage. L'alliage ductile AuSn absorbe la contrainte cyclique par relaxation par fluage sans coalescence de vide ni délaminage.Le système eutectique 80Au/20Sn (point de fusion 280°C) est largement utilisé dans les assemblages hybrides haute fiabilité. Comprendre sa métallurgie aide à optimiser le processus d'assemblage :

Composition de phase :

La microstructure eutectique se compose d'un mélange lamellaire fin de composés intermétalliques Au5Sn (phase ζ) et AuSn (phase δ). Les deux phases sont thermodynamiquement stables et ne subissent pas de grossissement microstructural significatif lors d'un fonctionnement prolongé à haute température. La phase Au5Sn assure la résistance mécanique, tandis que la phase AuSn contribue à la ductilité.

  • Contrôle qualité du pré-dépôt : La couche AuSn de 3-5 µm au dos de la puce est déposée par évaporation thermique avec une uniformité d'épaisseur de ±10% sur une plaquette. La composition est vérifiée par fluorescence X (XRF) sur des échantillons témoins de chaque cycle de dépôt. Le rapport pondéral Au:Sn est contrôlé à 80:20 ±2% pour assurer un comportement de fusion eutectique sans large plage pâteuse. Couche eutectique 80Au/20Sn de 3-5 µm, uniformité d'épaisseur ±10%, composition vérifiée par XRF. Refusion sans flux à 300-320°C dans N2/H2. Cisaillement de puce >2,5kgf. Moins de 5% de surface de vide par inspection aux rayons X. La température de pic de refusion doit être de 300-320°C (20-40°C au-dessus du point eutectique de 280°C). Le temps au-dessus du liquidus doit être de 30-60 secondes. Un gaz de formation (95% N2 / 5% H2) empêche l'oxydation de l'étain. Aucun flux n'est requis — l'hydrogène dans le gaz de formation réduit tout oxyde d'étain natif sur la surface pré-déposée. La concentration d'oxygène dans la chambre de refusion doit être maintenue en dessous de 10 ppm. Couche eutectique 80Au/20Sn de 3-5 µm, uniformité d'épaisseur ±10%, composition vérifiée par XRF. Refusion sans flux à 300-320°C dans N2/H2. Cisaillement de puce >2,5kgf. Moins de 5% de surface de vide par inspection aux rayons X. Pendant la refusion, l'eutectique AuSn liquide dissout une petite quantité d'or des deux surfaces, le dos de la puce et le pad du substrat, déplaçant légèrement la composition vers le côté riche en or de l'eutectique. Cela se traduit par une fine couche de Au5Sn primaire aux deux interfaces après solidification, ce qui renforce la liaison. Une dissolution excessive d'or (>5 µm de chaque surface) peut augmenter la température du liquidus, de sorte que l'épaisseur totale d'or sur les deux surfaces de contact est prise en compte dans la conception du processus.
  • Caractéristiques clésConductivité thermique supérieure :
  • Le substrat de silicium de 148 W/m·K minimise la résistance d'étalement (8 K/W). La ligne de collage AuSn à 57 W/m·K offre une résistance thermique 10 fois inférieure à celle de l'époxy conducteur. θJCJCGestion de puissance RF élevée :
  • Tension nominale de 20V DC avec claquage >100V (marge de 5:1). L'ESR <0,1Ω@1GHz limite le chauffage I²R à moins de 50mW à 1A RMS. La température de jonction maximale de 125°C permet une dissipation de 1,2W à 85°C de support avec collage AuSn.Dos pré-déposé AuSn : Couche eutectique 80Au/20Sn de 3-5 µm, uniformité d'épaisseur ±10%, composition vérifiée par XRF. Refusion sans flux à 300-320°C dans N2/H2. Cisaillement de puce >2,5kgf. Moins de 5% de surface de vide par inspection aux rayons X.Stabilité du diélectrique SiO2 :

Chauffage diélectrique quasi nul (tan δ <0,001@1GHz). Aucun risque d'emballement thermique — la fuite double par 30-40°C contre un emballement exponentiel dans certains diélectriques ferroélectriques.

  • ESL quasi nulle : ESL intrinsèque de puce inférieure à 0,05nH, SRF >8GHz pour une valeur de 100pF.ParamètreCondition
  • Capacité100pF ±10%1MHz, 1.0Vrms
  • Options de tolérance±10% (K), ±5% (J)Continue
  • Rigidité diélectrique1 min, 25°CESL intrinsèque<0.05nH
  • Dé-embeddéeESR @ 1GHz

<0.1Ω

SiO2 thermique, 300nm Inspection :
Typique Q @ 1MHz / @ 1GHz >2000 / >300
Typique Facteur de dissipation @ 1GHz <0.001
Typique Fuite @ 25°C / @ 125°C Dos pré-déposé AuSn :
TCC +35ppm/°C
-55°C à +125°C θ JC
(AuSn à CuMo) <30 K/W puce de 0,50 mm
Endurance au cyclage de puissance Décalage de θ 125°C
<10% 100k cycles, ΔT 125°C
=40°C Température de jonction max. 125°C
<10nA > Diélectrique
Substrat Si float-zone, >1000Ω·cm
148 W/m·K @ 300K0.50 * 0.50 * 0.15mm ±0.025mm Métallisation supérieure
TiW(100nm)+Au(2.5µm min) TiW-Pt-Au, Au 1.0µm min Dos (Option AuSn)+80Au/20Sn, 3-5µm
Vérifié par XRF Temp. de fonctionnement / stockage Dos pré-déposé AuSn :
RoHSAuSn est sans plomb Dos pré-déposé AuSn :
Guide de conception thermique Sélection du matériau du support : Le matériau du support sous la puce affecte considérablement la résistance thermique totale de la jonction à l'ambiance. Le CuMo (CTE de 7-9 ppm/°C, 160-180 W/m·K) offre la meilleure combinaison d'adaptation du CTE au silicium et de conductivité thermique. La céramique AlN (CTE de 4,5 ppm/°C, 170 W/m·K) est une alternative pour les processus compatibles avec l'alumine. Le cuivre-tungstène (CuW, CTE de 6-9 ppm/°C, 180-200 W/m·K) offre une conductivité légèrement plus élevée à un poids et un coût accrus.
Couplage thermique de plusieurs puces : Dans les modules multi-puces, les dispositifs de puissance adjacents (GaN HEMTs, transistors LDMOS) peuvent augmenter la température locale du support bien au-dessus de l'ambiance du système. Lors du placement de condensateurs de dérivation près des transistors de puissance, tenez compte du gradient de température latéral à travers le support. Une règle générale conservatrice est de maintenir au moins une largeur de puce (0,50 mm) de dégagement entre le condensateur et le dos du transistor de puissance pour éviter un chauffage conducteur excessif à travers le support. Capacité de courant des fils de liaison :
Un seul fil de liaison en or de 25 µm de diamètre a un courant de fusion d'environ 0,8A DC. Pour les courants RF supérieurs à 0,5A RMS, utilisez deux fils de liaison parallèles, ce qui divise également la contribution d'inductance. À 1GHz, la profondeur de peau dans l'or est d'environ 2 µm — toute la section transversale du fil de 25 µm transporte le courant, de sorte que l'effet de peau ne dégrade pas significativement la capacité de transport de courant. Applications typiques Dos pré-déposé AuSn :
Réseaux de polarisation de commutateurs RF haute puissance dans les systèmes à duplexage temporel (TDD) avec des cycles de service élevés par branche Émetteurs radio point à point à micro-ondes fonctionnant à des puissances de sortie CW de 1 à 10W Dos pré-déposé AuSn :
Découplage d'alimentation de modules T/R à réseau phasé avec chemins thermiques contraints Unités radio distantes (RRU) d'infrastructure sans fil avec refroidissement par convection passive dans des boîtiers extérieurs Notes sur le processus d'assemblage
Dos standard : Appliquer une préforme ou une pâte de soudure AuSn, refusion à un pic de 300-320°C dans un gaz de formation N2/H2. Alternativement, un époxy conducteur argenté (durcissement selon le profil du fabricant, typiquement 150°C pendant 1 heure). Dos pré-déposé AuSn :
Placer la puce directement sur le pad plaqué or, refusion sans soudure ou flux supplémentaire. Câblage : Soudage par boules thermosoniques Au de 25 µm à 120-150°C, force de 25-35gf, résistance à la traction >6gf. Pour les courants RF >0,5A RMS, utiliser deux fils de liaison parallèles de 25 µm.

Rayons X pour vérification du vide de collage de puce, optique pour le placement des fils de liaison et l'intégrité du talon.

Contactez-nous pour les données de mesure de θJC

, les rapports de fiabilité en cyclage de puissance, ou le support d'intégration de processus AuSn.