高熱伝導性 MOS コンデンサ AuSn バックサイド 20V 高密度 コンデンサ シングルレイヤ RF パワーチップ

AuSn バックサイドMOSコンデンサ HACC101S20V101 100pF 20V 高熱伝導率 単層 RFパワーチップ

HACC101S20V101 熱設計MOSコンデンサ：100pF 20V、パワーRFアプリケーション向けAuSnバックサイド付き

HACC101S20V101は、100pF ±10%、20V DC定格の単層MOSコンデンサで、フロートゾーンシリコン（>1000Ω・cm）上に300nmの熱酸化SiO_{AuSn予備析出バックサイド：}誘電体を形成しています。チップ寸法は0.50mm * 0.50mm * 0.15mmで、TiW-Auトップメタライゼーション（最小Au 2.5μm）とTiW-Pt-Auバックサイド（最小Au 1.0μm）を備えています。オプションで、フラックスフリーの共晶ダイアタッチプロセスを使用する顧客向けに、バックサイドに80Au/20Sn共晶予備析出層（厚さ3-5μm）が利用可能です。

1. チップコンデンサアセンブリにおける熱抵抗の物理

チップコンデンサにおける接合部からキャリアへの熱抵抗（θ）を理解するには、発熱源からヒートシンクまでの熱抵抗の直列結合を分析する必要があります。総θは、主に3つの要素で構成されます。

• シリコン基板における広がり抵抗（R_spread）： SiO_{AuSn予備析出バックサイド：}誘電体およびトップ電極で発生した熱は、バックサイドに到達するために150μmのシリコン基板を介して広がる必要があります。300Kにおけるシリコンの熱伝導率148 W/m・Kは、0.50mm * 0.50mmチップの場合、約8 K/Wの広がり抵抗をもたらします。これはθにおける支配的な項です。比較として、アルミナ基板（24 W/m・K）は約60 K/Wを寄与するでしょう—7.5倍のペナルティ—これにより、セラミックキャリア上の薄膜コンデンサがシリコンMOSコンデンサよりも固有に高いθを持つ理由が説明されます。
• バックサイドメタライゼーションおよび界面抵抗（R_interface）： 1.0μmの金バックサイド層は、無視できるバルク熱抵抗（約0.001 K/W）を持っています。適切に処理された場合、Au-AuSn界面の熱境界抵抗は10^-8 m²・K/W未満であり、0.25mm²のチップ面積では0.04 K/W未満を寄与します。
• ダイアタッチボンドライン抵抗（R_attach）： これは最も変動しやすい項であり、材料選択に強く依存します。厚さ5μmのボンドラインの場合：AuSn共晶（57 W/m・K）は約0.35 K/W、銀導電性エポキシ（代表値5 W/m・K）は約4 K/W、標準的なPbSnはんだ（50 W/m・K）は約0.4 K/Wですが、RoHS準拠ではありません。AuSn予備析出オプションは、この項を最小限に抑える、制御された薄くボイドのないボンドラインを保証します。

AuSnアタッチでCuMoキャリアに接続された0.50mmチップの測定された総θは30 K/W未満であり、これらの3つの寄与の合計に測定誤差とボンドラインのボイド化の小さなマージンを加えたものと一致します。

2. RFパワーディレーティング方法論と信頼性

RFパワーハンドリング能力は単一の数値ではありません—周波数、デューティサイクル、周囲温度、および許容寿命に依存します。HACC101S20V101は、情報に基づいたディレーティングをサポートするために特性評価されています。

• 電圧ディレーティング： 20V DC連続定格は、>100Vの絶縁破壊強度に対して5:1のマージンを提供します。RFアプリケーションでは、ピーク電圧（V_peak = V_{DC_bias} + V_{RF_amplitude}）は20V定格を超えないようにしてください。DCバイアスなしの50Ωシステムでは、これは4WのCW RFパワー（V_peak = √(2PR) = √(2*4*50) = 20V）に対応します。ピーク対平均比が8-10dB（5G OFDMで一般的）の変調信号の場合、同じピーク電圧制限での平均電力は6-10倍低く、約0.4-0.7Wの平均電力になります。
• 電流ディレーティング： 1GHzでのESRは通常0.1Ω未満です。0.5A RMS（50Ωで12.5W）の場合、I²R加熱は25mWです。θ < 30 K/Wの場合、これはキャリアを0.75℃上回る接合温度上昇を生成します—ほとんどのアプリケーションでは無視できます。1.0A RMS（50mW放熱、約1.5℃上昇）までの連続電流は、安全動作領域内に十分に収まります。
• 温度ディレーティング： 最大接合温度は125℃です。85℃のキャリア温度（ベースステーションパワーアンプパレットで一般的）では、許容される温度上昇は40℃であり、最大放熱量は1.2W（θ * ΔT = 30 * 40 = 1.2W、保守的な丸め）に対応します。これは、実用的なバイパスまたはDCブロックアプリケーションでの典型的な放熱量よりもはるかに高いです。
• パワーサイクリング信頼性： 放熱による繰り返し熱サイクルは、ダイアタッチボンドラインの疲労を誘発する可能性があります。100,000回のパワーサイクル（ΔT_{最大接合温度} = 40℃、30秒周期）でテストされたAuSn共晶接合は、θの10%未満の増加を示し、ボンドラインの劣化は最小限であることを示しています。延性のあるAuSn合金は、ボイドの合体や剥離なしにクリープ緩和を通じて周期的なひずみを吸収します。

3. AuSn共晶冶金とプロセス統合

80Au/20Sn共晶システム（融点280℃）は、高信頼性ハイブリッドアセンブリで広く使用されています。その冶金を理解することは、アセンブリプロセスを最適化するのに役立ちます。

• 相組成： 共晶ミクロ構造は、Au₅Sn（ζ相）とAuSn（δ相）の金属間化合物の微細層状混合物で構成されています。両方の相は熱力学的に安定しており、長時間の高温動作中に顕著な微細構造の粗大化を起こしません。Au₅Sn相は機械的強度を提供し、AuSn相は延性に寄与します。
• 予備析出品質管理： チップバックサイドの3-5μmのAuSn層は、ウェーハ全体で±10%の厚さ均一性で熱蒸着によって堆積されます。組成は、各堆積ランの証拠サンプルでX線蛍光（XRF）によって検証されます。Au:Sn重量比は、広いペースト状範囲なしで共晶融解挙動を保証するために、80:20 ±2%に制御されます。
• リフロープロセスウィンドウ： ピークリフロー温度は300-320℃（280℃共晶点より20-40℃高い）であるべきです。液相線以上の時間は30-60秒であるべきです。フォーミングガス（95% N_{AuSn予備析出バックサイド：} / 5% H_{AuSn予備析出バックサイド：}）雰囲気はスズの酸化を防ぎます。フラックスは不要です—フォーミングガス中の水素は、予備析出表面上の任意の天然スズ酸化物を還元します。リフローチャンバー内の酸素濃度は10ppm未満に維持する必要があります。
• 金界面での金属間化合物形成： リフロー中、液体のAuSn共晶は、チップバックサイドと基板パッドの両方から少量の金を溶解し、組成を共晶の金リッチ側にわずかにシフトさせます。これにより、凝固後に両方の界面に一次Au₅Snの薄い層が形成され、結合が実際に強化されます。過剰な金溶解（各表面から>5μm）は液相線温度を上昇させる可能性があるため、両方の接合面の総金厚はプロセス設計で考慮されます。

主な特徴

• 優れた熱伝導率： 148 W/m・Kのシリコン基板は広がり抵抗（8 K/W）を最小限に抑えます。57 W/m・KのAuSnボンドラインは、導電性エポキシよりも10倍低い熱抵抗を提供します。総θは30 K/W未満です。100kパワーサイクルでθの劣化は10%未満です。
• 高RFパワーハンドリング： 20V DC定格、>100Vの絶縁破壊（5:1マージン）。1GHzでESR <0.1Ωは、1A RMSでI²R加熱を50mW未満に制限します。125℃の最大接合温度は、AuSnアタッチで85℃キャリアで1.2Wの放熱を可能にします。AuSn予備析出バックサイド：
• 3-5μmの80Au/20Sn共晶層、±10%の厚さ均一性、XRF組成検証済み。フラックスフリーリフローは300-320℃でN2_{AuSn予備析出バックサイド：}フォーミングガス中で300-320℃のピークでリフローします。または、銀充填導電性エポキシ（メーカーのプロファイルに従って硬化、通常150℃で1時間）。_{AuSn予備析出バックサイド：}SiO
• 2_{AuSn予備析出バックサイド：} ほぼゼロの誘電体加熱（tan δ <0.001@1GHz）。熱暴走リスクなし—一部の強誘電体誘電体での指数関数的な暴走に対して、漏れ電流は30-40℃ごとに倍増します。ほぼゼロのESL： チップ固有のESLは0.05nH未満、SRFは100pFの値で>8GHzです。
• 電気仕様（T = 25℃、特に記載がない場合）パラメータ

値

チップ下のキャリア材料は、接合部から周囲までの総熱抵抗に大きく影響します。CuMo（CTE 7-9 ppm/℃、熱伝導率160-180 W/m・K）は、シリコンとのCTEマッチングと熱伝導率の最適な組み合わせを提供します。AlNセラミック（CTE 4.5 ppm/℃、熱伝導率170 W/m・K）は、アルミナ互換プロセス向けの代替品です。銅タングステン（CuW、CTE 6-9 ppm/℃、熱伝導率180-200 W/m・K）は、重量とコストの増加と引き換えにわずかに高い導電率を提供します。

複数チップの熱結合： マルチチップモジュールでは、隣接するパワーデバイス（GaN HEMT、LDMOSトランジスタ）が、局所的なキャリア温度をシステム周囲温度よりも大幅に高くする可能性があります。パワートランジスタの近くにバイパスコンデンサを配置する場合、キャリアを介した伝導加熱が過剰にならないように、コンデンサとパワーデバイスのバックサイドの間に少なくともチップ幅（0.50mm）の間隔を維持することを考慮してください。

ボンドワイヤの電流容量： 直径25μmの金ボンドワイヤ1本は、約0.8A DCの融断電流を持っています。0.5A RMSを超えるRF電流の場合、2本の並列ボンドワイヤを使用してください。これにより、インダクタンスの寄与も半分になります。1GHzでは、金中の表皮深さは約2μmです—25μmのワイヤ断面積全体が電流を流すため、表皮効果は電流容量を著しく低下させません。

主な用途ベースプレート温度が85℃に達し、コンデンサの放熱を最小限の温度上昇で除去する必要があるGaN-on-SiCパワーアンプ出力整合ネットワーク

高い分岐デューティサイクルの時分割二重（TDD）システムにおける高出力RFスイッチバイアスネットワーク

• 1-10W CW出力電力で動作するマイクロ波ポイントツーポイント無線送信機
• 産業用RFプラズマ発生器（13.56MHz、27.12MHz ISMバンド）の数百ワット出力段
• 制約された熱経路を持つフェーズドアレイT/Rモジュール電源デカップリング
• 屋外エンクロージャでのパッシブ対流冷却を備えたワイヤレスインフラストラクチャリモートラジオユニット（RRU）
• アセンブリプロセスに関する注意
• 標準バックサイド：

AuSnはんだプリフォームまたはペーストを適用し、N

2/H_{AuSn予備析出バックサイド：}フォーミングガス中で300-320℃のピークでリフローします。または、銀充填導電性エポキシ（メーカーのプロファイルに従って硬化、通常150℃で1時間）。_{AuSn予備析出バックサイド：} チップをAuメッキパッドに直接配置し、追加のはんだやフラックスなしでリフローします。ワイヤボンディング： 25μm Au熱超音波ボールボンディング、120-150℃ステージ、25-35gfの力、>6gfの引張強度。0.5A RMSを超えるRF電流の場合、2本の並列25μmボンドワイヤを使用します。検査： ダイアタッチボイド検証のためのX線、ボンドワイヤ配置とヒール完全性のための光学検査。θJC

測定データ、パワーサイクリング信頼性レポート、またはAuSnプロセス統合サポートについてはお問い合わせください。