detalhes dos produtos

Created with Pixso. Casa Created with Pixso. produtos Created with Pixso.
Capacitores MOS
Created with Pixso.

Flat Q Response Low ESR Capacitor Ultra Low Dielectric Absorção Eutectic Backside Ceramic Chip Capacitor

Flat Q Response Low ESR Capacitor Ultra Low Dielectric Absorção Eutectic Backside Ceramic Chip Capacitor

Marca: Hoan
Número do modelo: HACC-CUSTOM-BM
Quantidade mínima: 10 peças
Condições de pagamento: L/C,D/A,D/P,T/T,Western Union
Informações pormenorizadas
Lugar de origem:
Shannxi,China
Certificação:
ISO 9001:2015, RoHS, REACH
Tipo de substrato:
Silício tipo P
Faixa de temperatura:
-40°C a 125°C
Material dielétrico:
Dióxido de Silício (SiO2)
Tipo de pacote:
Pacote em escala de chip
Tensão operacional:
0 a 5 V
Corrente de vazamento:
1 nA
Material de porta:
Polysilicon
espessura do óxido:
10 nm
Destacar:

Condensador ESR de baixa absorção dielétrica

,

Capacitor de chip cerâmico de absorção dielétrica

,

Capacitor de chip cerâmico Absorção dielétrica

Descrição do produto

Capacitor MOS Personalizado com Metalização Eutética Traseira, Resposta Flat Q, Absorção Dielétrica Ultra Baixa


HACC-CUSTOM-BM: Capacitor MOS Otimizado para Eutética com Resposta Flat-Q e Absorção Dielétrica Ultra Baixa

Metalização Traseira Personalizada para Soldagem Eutética

O HACC-CUSTOM-BM oferece pilhas de metalização traseira selecionáveis pelo cliente, otimizadas para processos de montagem de die eutética. Três sistemas de ligas eutéticas à base de ouro estão disponíveis, selecionados com base no seu orçamento térmico de montagem e requisitos de confiabilidade:

  • AuSn (80Au/20Sn): Temperatura eutética de 280°C. Padrão da indústria para circuitos híbridos de alta confiabilidade. Traseira TiW-Ni-Au com pré-forma de AuSn de 3-15µm. Resistência ao cisalhamento do die >2,5 kg/mm² em pad de ouro.
  • AuGe (88Au/12Ge): Temperatura eutética de 356°C. Orçamento térmico mais alto para processos de reflow subsequentes. Baixa taxa de oxidação durante o armazenamento.
  • AuSi (97Au/3Si): Temperatura eutética de 363°C. Margem térmica máxima para fluxos de montagem multi-etapas. Preferido para montagem de silício sobre silício onde o casamento CTE é crítico.

Todas as pilhas traseiras incluem uma barreira de difusão TiW (2000Å) para evitar a interdifusão ouro-silício e uma camada barreira de Ni (500-2000Å) para soldagem AuSn para evitar o consumo de Sn pela camada de Au. A molhabilidade da solda excede 95% de cobertura de área com vazios de raio-X verificados abaixo de 5% — garantindo condutividade térmica e elétrica uniforme em toda a interface de montagem do die.

Resposta de Frequência Flat-Q Projetada

Capacitores MOS padrão exibem um fator Q que varia significativamente com a frequência — tipicamente atingindo um pico em algumas centenas de MHz e depois diminuindo. Para aplicações de RF de banda larga (redes de casamento, divisores de polarização, ressonadores de filtro), essa variação Q(f) complica o projeto e limita a largura de banda utilizável. O HACC-CUSTOM-BM oferece resposta flat-Q projetada: Q mantido plano dentro de ±5% em uma banda especificada pelo cliente de 100MHz a 10GHz, com a diminuição do Q controlada para <10% por década além do platô. Isso é alcançado através de dopagem de substrato sob medida (controlando a dependência da frequência da resistência série) e otimização da geometria do eletrodo (controlando o efeito pelicular e o congestionamento de corrente). O resultado é um capacitor cujo Q é previsível em toda a sua banda operacional — sem picos de Q, sem quedas abruptas de Q e sem surpresas durante os testes de protótipo.

Absorção Dielétrica Ultra Baixa e Armazenamento de Carga Zero

Absorção dielétrica (DA) — o "efeito memória" onde um capacitor retém carga residual após a descarga — é um parâmetro crítico para circuitos sample-and-hold, integradores de precisão e amplificadores sensíveis à carga, onde a carga mantida deve representar com precisão a tensão amostrada. O dielétrico SiO₂ crescido termicamente no HACC-CUSTOM-BM atinge DA <0,05% a 1kHz e <0,02% a 1MHz — entre os mais baixos de qualquer tecnologia de capacitor. Combinado com saída piezoelétrica zero (sem acoplamento mecânico-elétrico, ao contrário de MLCCs com dielétricos de titanato de bário) e sensibilidade microfônica zero, o HACC-CUSTOM-BM é ideal para aplicações analógicas de precisão onde a integridade da carga é primordial.

Especificações Principais

Parâmetro Valor
Metalização Traseira Pré-forma TiW-Au, TiW-Ni-Au, AuSn/AuGe/AuSi
Temperaturas Eutéticas 280°C AuSn, 356°C AuGe, 363°C AuSi
Resistência ao Cisalhamento do Die >2,5 kg/mm² AuSn em pad Au
Banda Flat-Q ±5% de planicidade, 100MHz–10GHz típico
Fator Q ≥100 a 1GHz, perfil Q(f) personalizado
Absorção Dielétrica <0,05% a 1kHz, <0,02% a 1MHz
Capacitância 5pF–10.000pF
Tipo de Dielétrico SiO₂, SiN, Al₂O₃, 50–5000Å
Temperatura de Operação -55°C a +125°C
TCC <30 ppm/°C (NPO/COG)

Aplicações

  • Linhas de Montagem Eutética de Circuitos Híbridos — seleção de traseira AuSn/AuGe/AuSi por orçamento térmico do processo
  • Redes de Casamento de RF de Banda Larga — resposta flat-Q para impedância consistente em bandas multi-octavas
  • Circuitos Precision Sample-and-Hold — DA <0,05% para integridade de carga, saída piezoelétrica zeroPré-amplificadores Sensíveis à Carga — absorção dielétrica próxima de zero elimina erros de efeito memória
  • Entre em contato conosco com sua preferência de liga eutética, perfil Q alvo e requisitos de absorção dielétrica. Protótipos de capacitores MOS com metalização traseira personalizada são enviados em 5–7 dias úteis.