dettagli dei prodotti

Created with Pixso. Casa Created with Pixso. Prodotti Created with Pixso.
Condensatori MOS
Created with Pixso.

Condensatore MOS con capacità abbinata sub-1% 220pF 100V Chip monostrato ottimizzato CTE per moduli di potenza GaN SiC

Condensatore MOS con capacità abbinata sub-1% 220pF 100V Chip monostrato ottimizzato CTE per moduli di potenza GaN SiC

Marchio: Hoan
Numero di modello: HACC221S100V502
MOQ: 10 pezzi
Termini di pagamento: L/C,D/A,D/P,T/T
Informazioni dettagliate
Luogo di origine:
Shaanxi, Cina
Certificazione:
ISO 9001:2015, RoHS
Corrispondenza di capacità:
Set corrispondenti inferiori all'1% su wafer/wafer-to-wafer (mappa wafer digitale)
Partita CTE:
Silicio 2,6 ppm/°C, abbinato a substrati di potenza GaN/SiC
Temperatura stoccaggio/di funzionamento:
da -55°C a +200°C / da -65°C a +150°C
Dimensioni del chip:
0,55 × 0,55 × 0,18 mm (±25 µm); geometria personalizzata con proporzioni fino a 4:1
METALLIZZAZIONE:
TiW-Au superiore (≥2,5 µm Au) / TiW-Pt-Au posteriore (disponibile solo Au)
Tipo di montaggio:
Legabile con filo / Eutettico AuSn / Saldatura / Epossidico conduttivo
Evidenziare:

Condensatore MOS con capacità abbinata sub-1%

,

Condensatore MOS da 220pF 100V

,

Condensatore a chip monostrato ottimizzato CTE

Descrizione di prodotto

HACC221S100V502 Condensatore MOS di precisione 220 pF 100 V con corrispondenza di capacità inferiore al 1% e ottimizzazione CTE per substrati di potenza GaN e SiC


L'HACC221S100V502 è un condensatore MOS (metallo-ossido-semiconduttore) monolivello a 220 pF ± 10% a 100 V di corrente continua, fabbricato su silicio a zona galleggiante (> 1000 Ω·cm) con SiO termico di classe 300 nm2Il contour standard del chip è di 0,55 mm × 0,55 mm × 0,18 mm (± 25 μm).È progettato per moduli di potenza a banda larga in cui la simmetria di capacità coppia-a-coppia e l'affidabilità termo-meccanica sotto il ciclo di potenza determinano le prestazioni del circuito.

Poiché la struttura del silicio MOS si forma direttamente su un substrato di silicio monocristallino, il suo coefficiente di espansione termica (CTE, 2.6 ppm/°C) è intrinsecamente vicina a quella dei dispositivi di alimentazione a carburo di silicio e GaN-on-SiC, un vantaggio rispetto ai condensatori ceramici a base di allumina quando sono confezionati su substrati di alimentazione.


Capacità di precisione inferiore all'1%


  • Servizio di smistamento a livello di wafer:i condensatori sono sottoposti a sondaggio e selezione elettrica al 100% in modo che i set abbinati spediti insieme restino entro un intervallo di capacità inferiore all'1% in base alla posizione del wafer, da wafer a wafer e da lotto a lotto;
  • Le coppie e le matrici abbinate sono spedite con la documentazione della mappa digitale dei wafer e la tracciabilità del lotto completo per ogni lotto di wafer;
  • SiO termico ultra stabile2la deriva dielettrica di abbinamento è ridotta nell'intero intervallo da -55°C a +200°C e sotto bias di CC (TCC +35 ppm/°C);
  • Ideale per le reti a semi-ponte, snubber e divider in cui la simmetria della capacità controlla il bilanciamento della commutazione e l'EMI.


Caratteristiche elettriche (tipico, 25°C, salvo indicazione)


Capacità nominale 220 pF ±10% (1 kHz, 1,0 Vrms); set abbinati con diffusione disponibile < 1%
Tensione nominale 100 V di corrente
Tensione resistente dielettrica 250 V di corrente continua (250% nominale, 5 s, 100% testato)
Coefficiente di temperatura (TCC) +35 ppm/°C su -55°C a +200°C
Fattore di dissipazione ≤ 0,15% a 1 kHz, 1,0 Vrms
Fattore Q > 2000 a 1 MHz; > 200 a 1 GHz
ESR a 1 GHz < 0,1 Ω
Chip intrinseco ESL < 0,05 nH (non incorporato); SRF a livello di chip > 1,5 GHz; SRF di sistema > 500 MHz con filo di legame Au da 0,5 mm
Corrente di perdita < 10 nA a 25°C; < 500 nA a 200°C (a tensione nominale)
Resistenza all'isolamento ≥ 104MΩ a tensione nominale, 25°C
Tolleranza della DSE > 2 kV HBM, classe 2 per JESD22-A114
Temperatura di funzionamento / conservazione -55°C a +200°C / -65°C a +150°C
Dimensione standard della matrice 0.55 × 0,55 × 0,18 mm (± 25 μm); geometria su misura, rapporto di aspetto fino a 4:1
Metalizzazione TiW-Au superiore (≥2,5 μm Au, adattabile al filo); TiW-Pt-Au posteriore (AuSn / saldatura / epossidi di argento) o posteriore solo con Au


Applicazioni tipiche


a. dispositivi per la trasmissione e il decoppiamento di snubber nei moduli di potenza GaN e SiC; moduli di potenza ibridi e inverter di trazione; caricabatterie di bordo e convertitori DC-DC ad alta densità; reti di bias degli amplificatori di potenza RF;e qualsiasi gruppo di potenza coperta in cui la CTE corrisponde, sono richieste capacità abbinata e bassa induttanza.


Condensatore MOS con capacità abbinata sub-1% 220pF 100V Chip monostrato ottimizzato CTE per moduli di potenza GaN SiC