부-1% 용량 매칭 MOS 용량 220pF 100V CTE GaN SiC 전원 모듈에 최적화된 단일 계층 칩

HACC221S100V502 정밀 MOS 커패시터 — 220 pF 100 V, GaN & SiC 전력 기판용 1% 미만 커패시턴스 매칭 및 CTE 최적화

HACC221S100V502는 220 pF ±10% 단층 MOS(금속-산화물-반도체) 커패시터로 100 V DC 정격이며, 플로트 존 실리콘(>1000 Ω·cm)에 300 nm급 열 SiO _{유전체는 -55°C ~ +200°C 전체 범위 및 DC 바이어스 하에서(TCC +35 ppm/°C) 매칭 드리프트를 작게 유지합니다.} 유전체 및 TiW-Au / TiW-Pt-Au 금속화로 제작되었습니다. 표준 칩 외형은 0.55 mm × 0.55 mm × 0.18 mm (±25 μm)입니다. 이는 쌍간 커패시턴스 대칭 및 전력 사이클링 하에서의 열기계적 신뢰성이 회로 성능을 결정하는 광대역 갭 전력 모듈용으로 설계되었습니다.

실리콘 MOS 구조가 단결정 실리콘 기판에 직접 형성되기 때문에 열팽창 계수(CTE, 2.6 ppm/°C)가 탄화규소 및 질화갈륨-실리콘 카바이드 전력 장치의 CTE와 본질적으로 가깝습니다. 이는 전력 기판에 함께 패키징될 때 알루미나 기반 세라믹 커패시터에 비해 장점입니다.

웨이퍼 전반에 걸쳐 1% 미만의 정밀 커패시턴스 매칭

• 웨이퍼 레벨 분류 서비스: 커패시터는 100% 전기적으로 프로빙 및 분류되어 함께 배송되는 매칭 세트가 웨이퍼 위치, 웨이퍼 간, 로트 간에 1% 미만의 커패시턴스 편차를 유지합니다.매칭된 쌍 및 배열은 디지털 웨이퍼 맵 문서와 웨이퍼 로트당 전체 로트 추적성을 갖추고 배송됩니다.
• 초안정 열 SiO
• 2 _{유전체는 -55°C ~ +200°C 전체 범위 및 DC 바이어스 하에서(TCC +35 ppm/°C) 매칭 드리프트를 작게 유지합니다.}커패시턴스 대칭이 스위칭 밸런스와 EMI를 제어하는 밸런스 하프 브리지 게이트 드라이브, 스너버 및 분배기 네트워크에 이상적입니다.
• 전기적 특성 (일반, 25°C, 별도 명시되지 않은 경우)

공칭 커패시턴스