उत्पादों का विवरण

Created with Pixso. घर Created with Pixso. उत्पादों Created with Pixso.
एमओएस कैपेसिटर
Created with Pixso.

उप-1% क्षमता संगत एमओएस संधारित्र 220pF 100V सीटीई GaN SiC पावर मॉड्यूल के लिए अनुकूलित एकल परत चिप

उप-1% क्षमता संगत एमओएस संधारित्र 220pF 100V सीटीई GaN SiC पावर मॉड्यूल के लिए अनुकूलित एकल परत चिप

ब्रांड का नाम: Hoan
मॉडल नंबर: HACC221S100V502
MOQ: 10 टुकड़े
भुगतान की शर्तें: एल/सी,डी/ए,डी/पी,टी/टी
विस्तृत जानकारी
उत्पत्ति के प्लेस:
शानक्सी, चीन
प्रमाणन:
ISO 9001:2015, RoHS
समाई मिलान:
वेफर/वेफर-टू-वेफर (डिजिटल वेफर मानचित्र) में उप-1% मिलान सेट
सीटीई मैच:
सिलिकॉन 2.6 पीपीएम/डिग्री सेल्सियस, GaN/SiC पावर सबस्ट्रेट्स से मेल खाता है
परिचालन/भंडारण तापमान:
-55°C से +200°C / -65°C से +150°C
चिप आयाम:
0.55 × 0.55 × 0.18 मिमी (±25 µm); 4:1 पहलू अनुपात तक कस्टम ज्यामिति
धातुरूप करने की क्रिया:
TiW-Au शीर्ष (≥2.5 µm Au) / TiW-Pt-Au पीछे (Au-केवल उपलब्ध)
माउन्टिंग का प्रकार:
वायर बॉन्डेबल / एयूएसएन यूटेक्टिक / सोल्डर / कंडक्टिव एपॉक्सी
प्रमुखता देना:

सब-1% क्षमता से मेल खाने वाला एमओएस कैपेसिटर

,

220pF 100V MOS कैपेसिटर

,

सीटीई अनुकूलित सिंगल लेयर चिप कैपेसिटर

उत्पाद का वर्णन

HACC221S100V502 प्रिसिजन MOS कैपेसिटर — 220 pF 100 V, GaN और SiC पावर सबस्ट्रेट्स के लिए सब-1% कैपेसिटेंस मैचिंग और CTE ऑप्टिमाइज़ेशन के साथ


HACC221S100V502 एक 220 pF ±10% सिंगल-लेयर MOS (मेटल-ऑक्साइड-सेमीकंडक्टर) कैपेसिटर है जो 100 V DC पर रेटेड है, जो फ्लोट-ज़ोन सिलिकॉन (>1000 Ω·cm) पर 300 nm-क्लास थर्मल SiO2 डाइइलेक्ट्रिक और TiW-Au / TiW-Pt-Au मेटलाइज़ेशन के साथ निर्मित है। मानक चिप आउटलाइन 0.55 mm × 0.55 mm × 0.18 mm (±25 μm) है। इसे वाइड-बैंडगैप पावर मॉड्यूल के लिए डिज़ाइन किया गया है जहाँ पेयर-टू-पेयर कैपेसिटेंस समरूपता और पावर साइक्लिंग के तहत थर्मो-मैकेनिकल विश्वसनीयता सर्किट प्रदर्शन निर्धारित करती है।

चूंकि सिलिकॉन MOS संरचना सीधे सिंगल-क्रिस्टल सिलिकॉन सबस्ट्रेट पर बनती है, इसलिए इसका थर्मल विस्तार गुणांक (CTE, 2.6 ppm/°C) स्वाभाविक रूप से सिलिकॉन-कार्बाइड और GaN-ऑन-SiC पावर डिवाइस के करीब है — पावर सबस्ट्रेट्स पर सह-पैकेज किए जाने पर एल्यूमिना-आधारित सिरेमिक कैपेसिटर पर एक लाभ।


सब-1% प्रिसिजन कैपेसिटेंस मैचिंग अक्रॉस वेफर्स


  • वेफर-लेवल सॉर्टिंग सेवा: कैपेसिटर 100% इलेक्ट्रिकल रूप से प्रोब किए जाते हैं और सॉर्ट किए जाते हैं ताकि एक साथ भेजे गए मैच किए गए सेट <1% कैपेसिटेंस स्प्रेड के भीतर रहें, वेफर स्थिति, वेफर-टू-वेफर और लॉट-टू-लॉट में;
  • मैच किए गए जोड़े और ऐरे डिजिटल वेफर मैप डॉक्यूमेंटेशन और प्रति वेफर लॉट पूर्ण लॉट ट्रेसिबिलिटी के साथ भेजे जाते हैं;
  • अल्ट्रा-स्टेबल थर्मल SiO2 डाइइलेक्ट्रिक -55°C से +200°C की पूरी रेंज और DC बायस (TCC +35 ppm/°C) के तहत मैचिंग ड्रिफ्ट को छोटा रखता है;
  • संतुलित हाफ-ब्रिज गेट ड्राइव, स्नबर और डिवाइडर नेटवर्क के लिए आदर्श जहाँ कैपेसिटेंस समरूपता स्विचिंग संतुलन और EMI को नियंत्रित करती है।


इलेक्ट्रिकल कैरेक्टरिस्टिक्स (विशिष्ट, 25°C जब तक कि अन्यथा नोट न किया गया हो)


नॉमिनल कैपेसिटेंस 220 pF ±10% (1 kHz, 1.0 Vrms); <1% स्प्रेड के साथ मैच किए गए सेट उपलब्धरेटेड वोल्टेज
100 V DC डाइइलेक्ट्रिक विदस्टैंडिंग वोल्टेज
250 V DC (250% रेटेड, 5 s, 100% टेस्टेड) तापमान गुणांक (TCC)
-55°C से +200°C पर +35 ppm/°C डिसिपेशन फैक्टर
≤0.15% 1 kHz, 1.0 Vrms पर Q फैक्टर
>2000 1 MHz पर; >200 1 GHz पर 1 GHz पर ESR
<0.1 Ω इंट्रिन्सिक चिप ESL
1.5 GHz; सिस्टम SRF >500 MHz 0.5 mm Au बॉन्ड वायर के साथलीकेज करंट
<10 nA 25°C पर; <500 nA 200°C पर (रेटेड वोल्टेज पर) इंसुलेशन रेजिस्टेंस
≥10 4 MΩ रेटेड वोल्टेज, 25°C परESD टॉलरेंस
>2 kV HBM, JESD22-A114 के अनुसार क्लास 2 ऑपरेटिंग / स्टोरेज तापमान
-55°C से +200°C / -65°C से +150°C मानक डाई आकार
0.55 × 0.55 × 0.18 mm (±25 μm); कस्टम ज्योमेट्री, 4:1 तक आस्पेक्ट रेशियो मेटलाइज़ेशन
TiW-Au टॉप (≥2.5 μm Au, वायर बॉन्डेबल); TiW-Pt-Au बैकसाइड (AuSn / सोल्डर / सिल्वर एपॉक्सी) या केवल Au बैकसाइड विशिष्ट अनुप्रयोग


GaN और SiC पावर मॉड्यूल में गेट ड्राइव और स्नबर डिकपलिंग; हाइब्रिड पावर मॉड्यूल और ट्रैक्शन इन्वर्टर; ऑन-बोर्ड चार्जर और हाई-डेंसिटी DC-DC कन्वर्टर; RF पावर एम्पलीफायर बायस नेटवर्क; और कोई भी सह-पैकेज्ड पावर असेंबली जहाँ CTE मैच, मैच कैपेसिटेंस और लो इंडक्टेंस की आवश्यकता होती है।



उप-1% क्षमता संगत एमओएस संधारित्र 220pF 100V सीटीई GaN SiC पावर मॉड्यूल के लिए अनुकूलित एकल परत चिप

संबंधित उत्पाद