rincian produk

Created with Pixso. Rumah Created with Pixso. Produk Created with Pixso.
Kondensator MOS
Created with Pixso.

Kapasitor MOS dengan Kapasitansi Cocok Sub-1% 220pF 100V Chip Lapisan Tunggal yang Dioptimalkan CTE untuk Modul Daya GaN SiC

Kapasitor MOS dengan Kapasitansi Cocok Sub-1% 220pF 100V Chip Lapisan Tunggal yang Dioptimalkan CTE untuk Modul Daya GaN SiC

Nama Merek: Hoan
Nomor Model: HACC221S100V502
MOQ: 10 buah
Ketentuan Pembayaran: L/C,D/A,D/P,T/T
Informasi Rinci
Tempat asal:
Shaanxi, Tiongkok
Sertifikasi:
ISO 9001:2015, RoHS
Pencocokan Kapasitansi:
Sub-1% set yang cocok di seluruh wafer / wafer-ke-wafer (peta wafer digital)
Pertandingan CTE:
Silikon 2,6 ppm/°C, disesuaikan dengan substrat daya GaN/SiC
Suhu Pengoperasian / Penyimpanan:
-55°C hingga +200°C / -65°C hingga +150°C
Dimensi Keping:
0,55 × 0,55 × 0,18 mm (±25 µm); geometri khusus hingga rasio aspek 4:1
METALIZASI:
TiW-Au bagian atas (≥2,5 µm Au) / TiW-Pt-Au bagian belakang (hanya tersedia Au)
Tipe Pemasangan:
Kawat Berikat / AuSn Eutectic / Solder / Epoxy Konduktif
Menyoroti:

Kapasitor MOS dengan kapasitansi cocok sub-1%

,

Kapasitor MOS 220pF 100V

,

Kapasitor chip lapisan tunggal yang dioptimalkan CTE

Deskripsi Produk

Kapasitor MOS Presisi HACC221S100V502 — 220 pF 100 V dengan Pencocokan Kapasitansi Sub-1% dan Optimalisasi CTE untuk Substrat Daya GaN & SiC


HACC221S100V502 adalah kapasitor MOS (metal-oxide-semiconductor) tunggal 220 pF ±10% dengan rating 100 V DC, dibuat di atas silikon float-zone (>1000 Ω·cm) dengan SiO termal kelas 300 nm2 dielektrik dan metalisasi TiW-Au / TiW-Pt-Au. Ukuran chip standar adalah 0,55 mm × 0,55 mm × 0,18 mm (±25 µm). Kapasitor ini direkayasa untuk modul daya pita lebar (wide-bandgap) di mana simetri kapasitansi pasangan-ke-pasangan dan keandalan termomekanik di bawah siklus daya menentukan kinerja sirkuit.

Karena struktur MOS silikon terbentuk langsung pada substrat silikon kristal tunggal, koefisien ekspansi termalnya (CTE, 2,6 ppm/°C) secara inheren dekat dengan silikon karbida dan perangkat daya GaN-on-SiC — sebuah keuntungan dibandingkan kapasitor keramik berbasis alumina ketika dikemas bersama pada substrat daya.


Pencocokan Kapasitansi Presisi Sub-1% di Seluruh Wafer


  • Layanan penyortiran tingkat wafer: kapasitor diuji secara elektrik 100% dan disortir sehingga set yang cocok dikirim bersama tetap berada dalam<1% penyebaran kapasitansi, di seluruh posisi wafer, dari wafer ke wafer, dan dari lot ke lot;
  • Pasangan dan susunan yang cocok dikirim dengan dokumentasi peta wafer digital dan ketertelusuran lot penuh per lot wafer;
  • Dielektrik SiO termal ultra-stabil2 menjaga penyimpangan pencocokan tetap kecil di seluruh rentang -55°C hingga +200°C dan di bawah bias DC (TCC +35 ppm/°C);
  • Ideal untuk jaringan penggerak gerbang setengah jembatan yang seimbang, snubber, dan pembagi di mana simetri kapasitansi mengontrol keseimbangan switching dan EMI.


Karakteristik Listrik (tipikal, 25°C kecuali dicatat)


Kapasitansi Nominal 220 pF ±10% (1 kHz, 1,0 Vrms); set yang cocok dengan penyebaran <1% tersediaTegangan Terukur
100 V DC Tegangan Tahan Dielektrik
250 V DC (250% terukur, 5 detik, 100% teruji) Koefisien Suhu (TCC)
+35 ppm/°C selama -55°C hingga +200°C Faktor Disipasi
≤0,15% pada 1 kHz, 1,0 Vrms Faktor Q
>2000 pada 1 MHz; >200 pada 1 GHz ESR pada 1 GHz
<0,1 Ω ESL Chip Intrinsik
1,5 GHz; SRF sistem >500 MHz dengan kawat ikatan Au 0,5 mmArus Bocor
<10 nA pada 25°C; <500 nA pada 200°C (pada tegangan terukur) Resistansi Isolasi
≥10 4 MΩ pada tegangan terukur, 25°CToleransi ESD
>2 kV HBM, Kelas 2 per JESD22-A114 Suhu Operasi / Penyimpanan
-55°C hingga +200°C / -65°C hingga +150°C Ukuran Die Standar
0,55 × 0,55 × 0,18 mm (±25 µm); geometri kustom, rasio aspek hingga 4:1 Metalurgi
TiW-Au atas (≥2,5 µm Au, dapat diikat kawat); TiW-Pt-Au belakang (AuSn / solder / epoksi perak) atau belakang hanya Au Aplikasi Khas


Decoupling penggerak gerbang dan snubber dalam modul daya GaN dan SiC; modul daya hibrida dan inverter traksi; pengisi daya on-board dan konverter DC-DC densitas tinggi; jaringan bias penguat daya RF; dan setiap rakitan daya yang dikemas bersama di mana pencocokan CTE, kapasitansi yang cocok, dan induktansi rendah diperlukan.



Kapasitor MOS dengan Kapasitansi Cocok Sub-1% 220pF 100V Chip Lapisan Tunggal yang Dioptimalkan CTE untuk Modul Daya GaN SiC