商品の詳細

Created with Pixso. ホーム Created with Pixso. 製品 Created with Pixso.
MOSキャパシタ
Created with Pixso.

GaN SiCパワーモジュール向けCTE最適化単層チップ、サブ1%容量マッチングMOSキャパシタ 220pF 100V

GaN SiCパワーモジュール向けCTE最適化単層チップ、サブ1%容量マッチングMOSキャパシタ 220pF 100V

ブランド名: Hoan
モデル番号: HACC221S100V502
MOQ: 10個
支払い条件: L/C、D/A、D/P、T/T
詳細情報
起源の場所:
陝西省、中国
証明:
ISO 9001:2015, RoHS
静電容量のマッチング:
ウェハ間/ウェハ間で一致するセットが 1% 未満 (デジタルウェハマップ)
CTE の一致:
シリコン 2.6 ppm/°C、GaN/SiC パワー基板に適合
作動/保管温度:
-55℃~+200℃ / -65℃~+150℃
チップ寸法:
0.55 × 0.55 × 0.18 mm (±25 μm);アスペクト比最大 4:1 のカスタム ジオメトリ
金属化:
TiW-Au 表面 (≥2.5 µm Au) / TiW-Pt-Au 裏面 (Au のみ利用可能)
取付タイプ:
ワイヤーボンディング可能 / AuSn共晶 / はんだ付け / 導電性エポキシ
ハイライト:

サブ1%容量マッチングMOSキャパシタ

,

220pF 100V MOSコンデンサ

,

CTE最適化単層チップキャパシタ

製品の説明

HACC221S100V502 高精度MOSキャパシタ — 220 pF 100 V、サブ1%キャパシタンスマッチングおよびGaN & SiCパワー基板向けCTE最適化


HACC221S100V502は、220 pF ±10%の単層MOS(金属酸化膜半導体)キャパシタで、定格電圧は100 V DCです。フロートゾーンシリコン(>1000 Ω·cm)上に300 nmクラスの熱酸化SiO2誘電体とTiW-Au / TiW-Pt-Auメタライゼーションで製造されています。標準的なチップ外形寸法は0.55 mm × 0.55 mm × 0.18 mm (±25 µm)です。ペア間のキャパシタンス対称性とパワーサイクリング下での熱機械的信頼性が回路性能を決定する、広帯域ギャップパワーモジュール向けに設計されています。

シリコンMOS構造は単結晶シリコン基板上に直接形成されるため、その熱膨張係数(CTE、2.6 ppm/°C)は、炭化ケイ素およびSiC上のGaNパワーデバイスのCTEに本質的に近くなります。これは、パワー基板上にコパッケージングされる場合にアルミナベースのセラミックキャパシタに対する利点です。


ウェーハ全体でサブ1%の高精度キャパシタンスマッチング


  • ウェーハレベル選別サービス:キャパシタは100%電気的にプローブされ、選別されるため、一緒に発送されるマッチングセットは、ウェーハ位置、ウェーハ間、ロット間で<1%のキャパシタンスばらつき内に収まります。
  • マッチングペアおよびアレイは、デジタルウェーハマップドキュメントおよびウェーハロットごとの完全なロットトレーサビリティとともに発送されます。
  • 超安定な熱酸化SiO2誘電体は、-55°Cから+200°Cの全範囲およびDCバイアス下(TCC +35 ppm/°C)でマッチングドリフトを小さく保ちます。
  • キャパシタンス対称性がスイッチングバランスとEMIを制御する、バランス型ハーフブリッジゲートドライブ、スナバ、および分圧回路に最適です。


電気的特性(代表値、特に記載がない限り25°C)


公称キャパシタンス 220 pF ±10% (1 kHz, 1.0 Vrms); <1%のばらつきを持つマッチングセットが利用可能定格電圧
100 V DC 誘電体耐電圧
250 V DC (定格の250%、5秒、100%テスト済み) 温度係数(TCC)
-55°Cから+200°Cで+35 ppm/°C 損失係数
1 kHz、1.0 Vrmsで≤0.15% Qファクタ
1 MHzで>2000; 1 GHzで>200 1 GHzでのESR
<0.1 Ω チップ固有ESL
1.5 GHz; 0.5 mm AuボンディングワイヤでシステムSRF >500 MHz漏洩電流
25°Cで<10 nA; 200°Cで<500 nA (定格電圧時) 絶縁抵抗
定格電圧、25°Cで≥10 4ESD耐量
JESD22-A114準拠、>2 kV HBM、クラス2 動作/保管温度
-55°C~+200°C / -65°C~+150°C 標準ダイサイズ
0.55 × 0.55 × 0.18 mm (±25 µm); カスタム形状、アスペクト比最大4:1 メタライゼーション
TiW-Auトップ (≥2.5 µm Au、ワイヤボンディング可能); TiW-Pt-Auバックサイド (AuSn / はんだ / 銀エポキシ) またはAuのみのバックサイド 主な用途


GaNおよびSiCパワーモジュールにおけるゲートドライブおよびスナバデカップリング; ハイブリッドパワーモジュールおよびトラクションインバータ; オンボードチャージャーおよび高密度DC-DCコンバータ; RFパワーアンプバイアスネットワーク; およびCTEマッチング、キャパシタンスマッチング、低インダクタンスが必要なコパッケージングパワーアセンブリ



GaN SiCパワーモジュール向けCTE最適化単層チップ、サブ1%容量マッチングMOSキャパシタ 220pF 100V