HACC500S50V500 Custom Low Dissipation Factor MOS Kondensator 50pF 50V Minimal Tan δ Unter HF-Leistung

DieHACC500S50V500ist ein vollständig anpassbarer 50 pF 50 V Einlagekondensator mitbranchenführender Niedrigverlustfaktor (tan δ < 0,001 bei 1 GHz)unter voller RF-Leistungserregung bis zuKontinuierliche Welle von +40 dBm (10 W). mit einem voll konfigurierbaren Metall-Layout, einschließlich selektiver Golddicke, gemusterten Multi-Pad-Elektroden, Flip-Chip UBM,Diese Einrichtung ermöglicht eine nahtlose Integration in spezielle Verpackungsströme einschließlich Flip-ChipDieses Gerät basiert auf einer voll konfigurierbaren Plattform und ist auf Ihre Kapazität, Spannung (6,3 V,100 V), Chipgeometrie,und Metallisierungsanforderungen mit schneller Prototypenentwicklung.

Minimaler Dissipationsfaktor (tan δ) unter HF-Leistung

In Hochleistungs-HF-Schaltkreisen ◄Sender-Ausgabe-Matching-Netzwerke, Antennen-Tuning-Einheiten,und Leistungsverstärker Abfluss Verzerrung Entkoppelung der Kondensator Ablassfaktor direkt einen Bruchteil der HF-Leistung in Wärme umwandeltBei einer kontinuierlichen Welle von +40 dBm (10 W) erzeugt selbst eine bescheidene Bräune von 0,005 (0,5%) 50 mW lokaler Heizung innerhalb der Kondensatorstärke.Die HACC500S50V500 beseitigt diese Kompromisse bei der Leistungsabwicklung durch ein grundsätzlich verlustarmes Werkstoffsystem:

1Dielektrische Die 300 nm thermisch angebaute Siliziumdioxid-Dielektrium hat einen Abfallfaktor unter0.001 (0,1%) bei 1 GHz≈ eine Größenordnung unter der für Keramik der Klasse II X7R typischen 0,5%­2%­Tannheit δ bei derselben Frequenz.9 eV) und reine kovalente Bindungen lassen keine polarisierbaren Ionenarten oder ferroelektrischen Domänen zur Ableitung von HF-Energie durch dielektrische Relaxation zurückDas Ergebnis ist eine dielektrische Verlusttangente, dieunter 0,001 von 100 MHz bis 10 GHz, getestet und auf jeder Produktionssparte überprüft.

2. Verifizierte geringe Verluste unter voller RF-Leistung:Der tan δ in realen Kondensatoren kann durch nichtlineare dielektrische Reaktion, Elektrodenheizung und Substratleitungsmodulation mit dem HF-Antriebsniveau steigen.Der HACC500S50V500 ist unter tatsächlichen HF-Leistungsbedingungen charakterisiert: bei 1 GHz mitCW-Erregung von +40 dBm (10 W), bleibt der Ablösungsfaktor unter 0.001Bei 10 GHz bei 1 W CW bleibt der Tan δ unter 0.003Dieses Leistungsstabile Verlustmerkmal wird durch ein hochresistives Float-Zone-Siliziumsubstrat (> 1.000 Ω·cm) erreicht, das substratbedingte Wirbelstromverluste minimiert, kombiniert mit einem dicken 2.5 μm goldene Oberelektrode für minimale I2R-Ohmverluste bei Mikrowellenfrequenzen.

3. Thermisches Management für einen dauerhaften Hochleistungsbetrieb:Das 0,15 mm dünne Profil und die hochleitfähige Rückseite der TiW-Pt-Au-Metallisierung sorgen für einen thermischen Widerstand (θ_JC) nachstehend15°C/Wbei Verbindung mit AuSn-euktischem Lötmittel, was bedeutet, dass eine 10 mW-Auslösung einen Anstieg der Knotentemperatur von weniger als 0,15 °C erzeugt.Sicherstellung, dass auch bei pulsierter HF-Betrieb (Radar, TD-LTE) mit hohen Peak-to-Mittelleistung-Verhältnissen folgt die Kondensatortemperatur der durchschnittlichen Leistung und nicht der Spitzenleistung.

Spezielle Metallverpackungen

Die HACC500S50V500 löst diese Einschränkungen durch einevollständig anpassbare Metallplatte:

Benutzerdefinierte Oberelektrodenkonfigurationen:

• Selektive Golddicke:Standard 2,5 μm Au mit Optionen für Verdickungsregionen von bis zu 5,0 μm an Bindungspad-Standorten für das Binden mit schwerem Draht oder Band.Das photolithographische Abheben ermöglicht eine beliebige räumliche Variation der Golddicke auf einer einzigen Matrize
• Mustergestützte Multi-Pad-Layouts:Die oberste Metallisierung kann in mehrere elektrisch isolierte oder gemeinsam verbundene Pads ̇ ermöglichen Kelvin (4-Draht) -Verbindungen, separate RF- und DC-Bias-Pads,mit einer Breite von mehr als 20 mm,Die Größen, Formen und Positionen der Pads werden durch das Design Ihrer Maske bestimmt.
• Flip-Chip-UBM-Integration:Die Spitzelektrode kann mit einer Unter-Bump-Metallisierung (TiW/Cu/Au oder elektroless Ni/Au) fertiggestellt werden, die mit der Löt-Bump-Ablagerung (SnAg, SnAgCu, AuSn) kompatibel ist.150-250 μm Schwung) ermöglichen eine direkte Chip-to-Carrier-Befestigung ohne Drahtbindungen
• Asymmetrische Ober-/Untermetallisierung:Unabhängig auswählbare oberste und unterste Metallisierungspfähle: eine Seite für Flip-Chip-UBM, die andere für Standard-TiW-Pt-Au-leitfähige Epoxidhäuse, die Hybridbaugruppen ermöglichen

Benutzerdefinierte Rückseite Metallisierung Optionen:

• AuSn Vorabdeposition:3 ̊5 μm 80Au/20Sn eutextisches Lötmaterial, das auf der Rückseite vorab abgeschieden ist, so dass ein flüssigkeitsfreies eutextisches Lötmaterial ohne separate Lötvorformen befestigt werden kann
• Mustergestützte Rückseite für die mehrpunktige Erdung:Rückseite Metallisierung in mehrere isolierte oder gemeinsam verbundene Bodenpolster segmentiert, so dass separate RF und DC Bodenrückkehr innerhalb der gleichen Strich
• Aluminiumrückseite für Drahtverbindung:Für Baugruppen, bei denen die Rückseite nicht mit der Bodenverbindungsmethode versehen ist, die eine Keilbindung von Erddraht direkt an die Rückseite des Kondensators ermöglicht

Geometrie für die Anpassung:Nichtstandard-Fußabdrücke bis 5,0 × 5,0 mm, rechteckige Seitenverhältnisse bis 4:1 (z. B. 0,25 × 1,00 mm) und unregelmäßige Geometrien (L-Form, T-Form, ringförmig,polygonal) durch kundendefinierte Straßenkarten hergestellt, so daß der Kondensator ohne Neugestaltung des Layouts in bestehende hybride Schaltkreisstrukturen integriert werden kann.

Wichtige elektrische Spezifikationen

• Kapazität:50 pF ±10% (optional ±5%), gemessen bei 1 MHz, 1,0 Vrms, 25°C
• Nennspannung Gleichstrom:50 V Dauer
• Dielektrische Spannung:> 125 V (250% Nennvolt), 5 Sekunden Aufenthalt, 100% Produktion getestet
• Abweichungsfaktor (tan δ) @ 1 GHz:< 0,001 (< 0,1%), auf + 40 dBm HF-Leistung gehalten
• tan δ @ 10 GHz:< 0003, überprüft unter 1 W CW Anregung
• HF-Leistungsübertragung:Bis zu +40 dBm (10 W) CW, überprüfter Betrieb mit geringem Verlust
• Dielektrischer Typ:Wärme SiO&sub2;, 300 nm (niedrigverlustparelektrisch)
• Q-Faktor @ 1 MHz / @ 1 GHz:> 2000 / > 300
• ESR @ 1 GHz:< 0,08 Ω
• Intrinsische Chip-ESL:< 0,05 nH
• Wärmewiderstand (θ)_JC):< 15°C/W (auSn eutectic attach)
• Temperaturkoeffizient der Kapazität (TCC):+35 ppm/°C (-55°C bis +125°C)
• Betriebstemperaturbereich:-55°C bis +125°C
• Isolierwiderstand:≥ 104 MΩ @ Nennspannung Gleichspannung, 25°C
• Dielektrische Absorption:< 0,1% @ 1 kHz
• Feuchtigkeitsempfindlichkeit:MSL 1 (unbegrenzte Bodenlebensdauer pro J-STD-020)
• Speichertemperatur:-65°C bis +150°C
• ESD-Rating:Klasse 0 (HBM) nach JESD22-A114

Spezifikationen für den physikalischen Bereich und den Bau

• Chipgrößen:0.50 × 0,50 × 0,15 mm (standardmäßig ± 25 μm); benutzerdefinierte Geometrien bis 5,0 × 5,0 mm
• Entwurfsarchitektur:Zwei-seitige Grenzwerte (Marge)
• Substrat:Schwimmbereich Si, > 1.000 Ω·cm
• Oberste Metallisierung:TiW-Au, ≥ 2,5 μm Au; individuelle Dicke bis 5,0 μm; Mustergestaltung erhältlich
• Rückseite Metallisierung:TiW-Pt-Au, ≥1,0 μm Au mit Pt-Diffusionsbarriere; kundenspezifischer Stapel erhältlich
• Wirbebindung Zugkraft:> 6 gf für 25 μm Au-Draht (Methode 2011/7 der MIL-STD-883)
• SRF auf Chipebene:> 2 GHz (ohne Bindungsdraht, nicht eingebettet)
• System SRF (0,5 mm Binddraht):> 800 MHz (einziges 25 μm Au-Draht)
• Aufstellungsart:Drahtverbindung / Flip-Chip / leitfähige Epoxide oder AuSn Eutectic Die Attach
• Einhaltung der Vorschriften:Einheitliche Prüfverfahren für die Prüfung der Qualität von Schadstoffen

Typische Anwendungen

• Hochleistungs-HF-Sender-Ausgangs-Matching-Netzwerke (bis zu 10 W CW)
• Verstärker des GaN-Leistungsstroms
• Antennen-Tuning-Kondensatoren für Mobilfunk-Basisstationen
• Industrielle Übereinstimmung von RF-Plasmageneratoren (ISM-Bänder 13,56 / 27,12 MHz)
• Module mit integrierter passiver Flip-Chip-Anlage (IPD)
• Multi-Chip-Module mit individuellen Verbindungsanforderungen
• Verpackungen mit eingebetteter Druckmaschine mit nicht-standardmäßigen Metallisierungsanforderungen

Anpassungsplattform

Der HACC500S50V500 basiert auf einemvoll konfigurierbare MOS-Kondensatorplattform. Senden Sie Ihre Anforderungen an das Metalllayout im GDSII- oder DXF-Format für die Machbarkeitsbewertung innerhalb2 Werktage:

• Kapazität:5 pF bis 1.000 pF; ±5% oder eine strengere Toleranz verfügbar
• Nennspannung:6.3 V Gleichstrom bis 100 V Gleichstrom
• Oberste Metallisierung:Selektive Au-Dicke bis 5,0 μm; geformtes Multi-Pad; Flip-Chip-UBM (TiW/Cu/Au oder elektroless Ni/Au); Almetallisierte Optionen
• Rückseite Metallisierung:Au-only; AuSn/AuGe/AuSi-Vorablagerung; gestaltete Rückseite für mehrpunktige Erdung; Al Rückseite für Keilbindung
• Flip-Chip Bump-Konfiguration:Schweißvorrichtungen mit einem Durchmesser von 80 ‰ 150 μm, einem Schlag von 150 ‰ 250 μm; SnAg, SnAgCu oder AuSn
• Chipgrößen:0.25 × 0,25 mm bis 5,0 × 5,0 mm; rechteckig bis 4:1; unregelmäßige Geometrien (L-förmig, ringförmig, polygonal)
• Dielektrische Optionen:Zusammengepasste SiO&sub2; Dicke 50-5000 Å; SiN oder Al&sub2;O&sub3; mit hohem K für höhere Dichteanforderungen
• Vorlaufzeit des Prototyps:Standard 3­4 Wochen; beschleunigte 1­2 Wochen für Standardkapazitätswerte