HACC500S50V500 Custom Low Dissipation Factor MOS Capacitor 50pF 50V Minimal Tan δ Di bawah RF Power

PeraturanHACC500S50V500adalah kapasitor MOS 50 pF 50 V satu lapisan yang dapat disesuaikan sepenuhnya denganfaktor disipasi rendah terkemuka di industri (tan δ < 0,001 pada 1 GHz)diverifikasi di bawah rangsangan daya RF penuh hingga+40 dBm (10 W) gelombang terus menerusDengan tata letak logam yang dapat dikonfigurasi sepenuhnya termasuk ketebalan emas selektif, elektroda multi-pad berpola, UBM flip-chip,dan asimetris atas/bawah metalisasi ̇ perangkat ini memungkinkan integrasi mulus ke dalam aliran kemasan khusus termasuk flip-chipDibangun di atas platform yang dapat dikonfigurasi sepenuhnya, perangkat ini disesuaikan dengan kapasitas Anda (5 pF ¥1.000 pF), tegangan (6.3 V ¥100 V), geometri chip,dan persyaratan metallization dengan turnaround prototipe cepat.

Faktor Dissipasi Minimal (tan δ) di bawah Daya RF

Dalam sirkuit RF bertenaga tinggi, jaringan pencocokan output pemancar, unit tuning antena,dan daya amplifier pembuangan bias dekopulasi √ kondensator faktor disipasi langsung mengubah sebagian dari daya RF ke dalam panasPada gelombang terus menerus +40 dBm (10 W), bahkan tan sederhana δ 0,005 (0,5%) menghasilkan 50 mW pemanasan lokal di dalam mati kondensator.HACC500S50V500 menghilangkan kompromi penanganan daya ini melalui sistem bahan yang sangat rendah kerugian:

1. SiO&sub2; Dielektrik Dielektrik silikon dioksida 300 nm yang tumbuh secara termal memiliki faktor disipasi di bawah0.001 (0,1%) pada 1 GHzSiO&sub2; memiliki bandgap yang luas (8.9 eV) dan ikatan kovalen murni tidak meninggalkan spesies ionik yang dapat dipolarisasi atau domain ferroelektrik untuk menghilangkan energi RF melalui relaksasi dielektrikHasilnya adalah tangen kerugian dielektrik yang tetapdi bawah 0,001 dari 100 MHz sampai 10 GHz, diuji dan diverifikasi pada setiap seri produksi.

2. Diverifikasi Low-Loss di bawah Full RF Power Excitation:tan δ dalam kapasitor nyata dapat meningkat dengan tingkat drive RF karena respon dielektrik nonlinear, pemanasan elektroda, dan modulasi konduktivitas substrat.HACC500S50V500 ditandai di bawah kondisi daya RF yang sebenarnya: pada 1 GHz denganEksitasi CW +40 dBm (10 W), faktor disipasi tetap di bawah 0.001Pada 10 GHz dengan 1 W CW, tan δ tetap di bawah 0.003Karakteristik kehilangan daya yang stabil ini dicapai melalui substrat silikon zona terapung resistivitas tinggi (> 1.000 Ω · cm) meminimalkan kerugian arus pusaran yang disebabkan substrat, dikombinasikan dengan tebal 2.Elektrod atas emas 5 μm untuk kerugian ohmic I2R minimal pada frekuensi gelombang mikro.

3Pengelolaan termal untuk operasi daya tinggi berkelanjutan:Profil ultra-tipis 0,15 mm dan logamisasi TiW-Pt-Au sisi belakang konduktivitas tinggi memberikan ketahanan termal (θ_JC) di bawah ini15°C/Wketika dilampirkan dengan pemadatan eutektik AuSn, artinya disipasi 10 mW menghasilkan kenaikan suhu simpang kurang dari 0,15 °C. Konstan waktu termal kurang dari 1 μs,memastikan bahwa bahkan di bawah operasi RF berdenyut (radar, TD-LTE) dengan rasio daya puncak-ke-rata tinggi, suhu kondensator mengikuti daya rata-rata, bukan daya sampul puncak.

Tata letak logam khusus untuk kemasan khusus

Kondensator chip standar memberlakukan metalisasi satu ukuran yang cocok untuk semua.platform tata letak logam yang dapat disesuaikan sepenuhnya:

Konfigurasi elektroda atas khusus:

• Ketebalan emas selektif:Standar 2,5 μm Au dengan opsi untuk daerah kental hingga 5,0 μm di lokasi pad ikatan untuk ikatan kawat berat atau pita.Proses photolithographic lift-off memungkinkan variasi spasial sewenang-wenang dalam ketebalan emas di seluruh mati tunggal
• Layout Multi-Pad berpola:Metalisasi atas dapat dibentuk menjadi beberapa bantalan terisolasi listrik atau yang terhubung secara umum yang memungkinkan koneksi Kelvin (4-kawat), bantalan bias RF dan DC terpisah,atau saluran kondensator independen dalam satu mati. ukuran pad, bentuk, dan posisi didefinisikan oleh desain topeng Anda
• Integrasi Flip-Chip UBM:Elektrod atas dapat selesai dengan Under-Bump Metallization (TiW/Cu/Au atau electroless Ni/Au) yang kompatibel dengan deposisi benjolan solder (SnAg, SnAgCu, AuSn).150×250 μm pitch) memungkinkan pemasangan langsung chip-to-carrier tanpa ikatan kawat
• Asimetris atas/bawah Metallization:Stack metalisasi atas dan bawah yang dapat dipilih secara independen, satu sisi untuk UBM flip-chip, yang lainnya untuk pemasangan die epoxy konduktif TiW-Pt-Au standar yang memungkinkan perakitan hibrida

Opsi Metalisasi Sisi Belakang Khusus:

• AuSn Pra-Deposisi:3 ‰ 5 μm dari 80Au/20Sn solder eutectic yang sudah diletakkan di bagian belakang, memungkinkan die eutectic bebas fluks diikat tanpa preform solder terpisah
• Bagian belakang berpola untuk Multi-Point Grounding:Metalisasi bagian belakang tersegmentasi menjadi beberapa bantalan tanah yang terisolasi atau terhubung bersama, memungkinkan pengembalian tanah RF dan DC yang terpisah dalam die yang sama
• Bagian belakang aluminium untuk tanah kawat-bond:Untuk perakitan di mana bagian belakang mati menempel bukan metode koneksi tanah, memungkinkan ikatan curam kawat tanah langsung ke wajah belakang kondensator

Custom Die Geometri:Jejak non-standar hingga 5,0 × 5,0 mm, rasio segi empat persegi sampai 4:1 (misalnya, 0,25 × 1,00 mm), dan geometri yang tidak teratur (bentuk L, bentuk T, cincin,Poligonal) yang dibuat melalui peta jalan yang ditentukan pelanggan, memungkinkan integrasi kapasitor ke dalam tata letak sirkuit hibrida yang ada tanpa desain ulang tata letak.

Spesifikasi Listrik Utama

• Kapasitas:50 pF ±10% (±5% opsional), diukur pada 1 MHz, 1,0 Vrms, 25°C
• Tegangan DC nominal:50 V terus menerus
• Tegangan tahan dielektrik:> 125 V (250% nominal), 5 detik tinggal, 100% produksi diuji
• Faktor disipasi (tan δ) @ 1 GHz:< 0,001 (< 0,1%), dipertahankan pada daya RF + 40 dBm
• tan δ @ 10 GHz:<0.003, diverifikasi di bawah 1 W CW eksitasi
• RF Power Handling:Hingga +40 dBm (10 W) CW, operasi kerugian rendah yang diverifikasi
• Jenis dielektrik:SiO&sub2; termal, 300 nm (paraelektrik dengan kerugian rendah)
• Faktor Q @ 1 MHz / @ 1 GHz:> 2.000 / > 300
• ESR @ 1 GHz:< 0,08 Ω
• Chip intrinsik ESL:< 0,05 nH
• Resistensi termal (θ)_JC):< 15°C/W (AUn eutectic attach)
• Koefisien Kapasitas Suhu (TCC):+35 ppm/°C (-55°C sampai +125°C)
• Rentang suhu operasi:-55°C sampai +125°C
• Resistensi isolasi:≥ 104 MΩ @ Tegangan Nominal DC, 25°C
• Absorpsi Dielektrik:< 0,1% @ 1 kHz
• Sensitivitas terhadap kelembaban:MSL 1 (hidup lantai tak terbatas per J-STD-020)
• Suhu penyimpanan:-65°C sampai +150°C
• Peringkat ESD:Kelas 0 (HBM) per JESD22-A114

Spesifikasi Fisik & Konstruksi

• Dimensi chip:0.50 × 0,50 × 0,15 mm (standar ± 25 μm); geometri khusus hingga 5,0 × 5,0 mm
• Desain Arsitektur:Berbatasan dua sisi (Margin)
• Substrat:Zona terapung Si, > 1.000 Ω·cm
• Top Metalisasi:TiW-Au, ≥ 2,5 μm Au; ketebalan kustom hingga 5,0 μm; tata letak berpola tersedia
• Metalisasi bagian belakang:TiW-Pt-Au, ≥1,0 μm Au dengan penghalang difusi Pt; tumpukan khusus tersedia
• Kekuatan Tarik Ikatan Kawat:> 6 gf untuk kawat Au 25 μm (Metode MIL-STD-883 2011.7)
• SRF Tingkat Chip:> 2 GHz (tanpa kabel ikatan, tidak tertanam)
• Sistem SRF (0,5 mm kawat ikatan):> 800 MHz (kabel Au tunggal 25 μm)
• Jenis pemasangan:Wire Bondable / Flip-Chip / Konduktif Epoxy atau AuSn Eutectic Die Attach
• Kepatuhan:RoHS Compliant (EU 2015/863), Bebas Halogen menurut IEC 61249-2-21, REACH SVHC Bebas

Aplikasi Tipikal

• Jaringan pencocokan output pemancar RF bertenaga tinggi (hingga 10 W CW)
• Penghapusan bias aliran amplifier daya GaN
• Kondensator unit tuning antena untuk stasiun basis seluler
• Pencocokan generator plasma RF industri (band ISM 13,56 / 27,12 MHz)
• Modul perangkat pasif (IPD) terintegrasi dengan chip flip
• Modul multi-chip dengan persyaratan interkoneksi khusus
• Kemasan mati tertanam dengan kebutuhan metalisasi non-standar

Platform kustomisasi ️ Desain sesuai spesifikasi Anda

HACC500S50V500 dibangun di atasplatform kapasitor MOS yang dapat dikonfigurasi sepenuhnya. Kirimkan persyaratan tata letak logam Anda dalam format GDSII atau DXF untuk penilaian kelayakan dalam2 hari kerja:

• Kapasitas:5 pF sampai 1.000 pF; ± 5% atau toleransi yang lebih ketat tersedia
• Tegangan nominal:6.3 V DC sampai 100 V DC
• Top Metalisasi:Ketebalan Au selektif hingga 5,0 μm; multi-pad berpola; UBM flip-chip (TiW/Cu/Au atau Ni/Au tanpa elektroli); opsi al-metallized
• Metalisasi bagian belakang:Au-only; AuSn/AuGe/AuSi pre-deposisi; bagian belakang berpola untuk multi-point grounding; Al bagian belakang untuk ikatan wedge
• Konfigurasi Flip-Chip Bump:Tumpukan solder dengan diameter 80-150 μm, pitch 150-250 μm; SnAg, SnAgCu, atau AuSn
• Dimensi chip:0.25 × 0,25 mm sampai 5,0 × 5,0 mm; persegi panjang sampai rasio aspek 4: 1; geometri tidak teratur (bentuk L, cincin, poligonal)
• Opsi dielektrik:Custom SiO&sub2; ketebalan 50-5000 Å; SiN atau Al&sub2;O&sub3; tinggi-K untuk persyaratan kepadatan yang lebih tinggi
• Waktu pembuatan prototipe:Standar 3-4 minggu; dipercepat 1-2 minggu untuk nilai kapasitas standar