HACC500S50V500 Custom Low Dissipation Factor MOS Capacitor 50pF 50V Tan ขั้นต่ํา δ ภายใต้พลังงาน RF

รายการHACC500S50V500เป็นตัวประกอบ MOS ขนาด 50 pF 50 V ที่สามารถปรับแต่งได้อย่างสมบูรณ์แบบค่า dissipation ต่ําชั้นนําในอุตสาหกรรม (tan δ < 0.001 ที่ 1 GHz)ตรวจสอบภายใต้การตื่นเต้นพลังงาน RF เต็มถึง+40 dBm (10 W) คลื่นต่อเนื่องด้วยการจัดวางโลหะที่สามารถปรับแต่งได้อย่างเต็มที่ รวมถึงความหนาของทองคัดเลือกและความเหลื่อมล้ําด้านบน / ด้านล่างสร้างขึ้นบนแพลตฟอร์มที่สามารถตั้งค่าได้อย่างเต็มที่ อุปกรณ์นี้ถูกปรับแต่งให้เหมาะสมกับความจุของคุณ (5 pF มากกว่า 1,000 pF) โวลเตจ (6.3 V มากกว่า 100 V)และความต้องการของโลหะ ด้วยการเปลี่ยนแบบต้นแบบอย่างรวดเร็ว.

ธาตุระบายความร้อนขั้นต่ํา (tan δ) ภายใต้แรง RF

ในวงจร RF ที่มีพลังงานสูง ช่องเชื่อมต่อการสอดคล้องผลิตของตัวส่งสัญญาณ หน่วยการปรับแอนเทนน์และการตัดความคัดค้านการระบายความแรงของเครื่องขยายกําลัง หน่วยการระบายความแรงของตัวประกอบการแปลงส่วนหนึ่งของกําลัง RF เป็นความร้อนโดยตรงในระดับคลื่นต่อเนื่อง +40 dBm (10 W) แม้แต่ความแดงที่อ่อนแอ δ 0.005 (0.5%) จะผลิตความร้อน 50 mW ในตัวเครื่องจําหน่ายHACC500S50V500 กําจัดความเสี่ยงในการจัดการพลังงานเหล่านี้ ผ่านระบบวัสดุที่สูญเสียน้อย:

1. SiO&sub2; ไดเอเลคทริกไดเอเล็คทริกซิลิคไดออกไซด์ที่ปลูกด้วยความร้อน 300 nm มีปัจจัยการสูญเสียล่างกว่า0.001 (0.1%) ที่ 1 GHzราคาที่ต่ํากว่า 0.5% 2% tan δ แบบของเซรามิคชั้น II X7R ในความถี่เดียวกัน9 eV) และการเชื่อมโยงแบบคอเวเลนต์โดยบริสุทธิ์ไม่ทิ้งสายพันธุ์ไอออนที่เป็นขั้วโลก หรือโดเมนไฟฟ้าไฟฟ้าที่จะ dissipate พลังงาน RF ผ่านการผ่อนคลาย dielectricผลคือการสัมผัสการสูญเสียแบบ dielectric ที่ยังคงต่ํากว่า 0.001 จาก 100 MHz ถึง 10 GHz, ทดสอบและตรวจสอบในทุกชุดการผลิต

2. พิสูจน์ความสูญเสียต่ํา ภายใต้แรงกระตุ้นอาร์เอฟเต็มtan δ ในตัวประกอบจริงสามารถเพิ่มขึ้นกับระดับการขับเคลื่อน RF เนื่องจากการตอบสนองแบบ dielectric ที่ไม่เป็นเส้นตรง, การทําความร้อนของอิเล็กทรอนด์, และการปรับปรุงการนําของเยื่อ.HACC500S50V500 เป็นลักษณะภายใต้สภาพของความแรง RF จริงๆ: ที่ 1 GHz กับการตื่นเต้น CW +40 dBm (10 W), ค่า dissipation อยู่ต่ํากว่า 0001ณ 10 GHz กับ 1 W CW tan δ อยู่ใต้ 0003คุณลักษณะการสูญเสียที่มั่นคงในพลังงานนี้ได้รับการบรรลุผ่านสับสราทซิลิคอนโซนพลอยความต้านทานสูง (> 1,000 Ω · cm) ลดการสูญเสียกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสกระแสอิเล็กทรอร์โด้ด้านบนทอง 5 μm สําหรับการสูญเสียออห์ม I2R อย่างน้อยในความถี่ไมโครเวฟ.

3การจัดการความร้อนสําหรับการทํางานที่มีความแรงสูงอย่างต่อเนื่องโปรไฟล์ ultra-thin 0.15 มิลลิเมตรและการนําไฟฟ้าสูงด้านหลัง TiW-Pt-Au ทําให้ความทนความร้อน (θ_JC) ด้านล่าง15°C/Wเมื่อเชื่อมกับ AuSn eutectic solder หมายถึงการระบาย 10 mW ส่งผลให้อุณหภูมิการเชื่อมที่เพิ่มขึ้นน้อยกว่า 0.15 ° C. เงื่อนเวลาความร้อนต่ํากว่า 1 μsรับประกันว่าแม้แต่ภายใต้การทํางาน RF กระตุ้น (ราดาร์, TD-LTE) ที่มีอัตรากําลังสูงสูงต่ออัตรากําลังเฉลี่ย, อุณหภูมิของตัวประกอบไฟจะตามอัตรากําลังเฉลี่ย ไม่ใช่อัตรากําลังสูงสุด

การจัดวางโลหะตามสั่งสําหรับบรรจุภัณฑ์เฉพาะ

คอนเดเซนเตอร์ชิปมาตรฐานบังคับให้มีโลหะขนาดเดียวสําหรับทุกคน HACC500S50V500 หลีกเลี่ยงข้อจํากัดเหล่านี้แพลตฟอร์มการวางแผนโลหะที่สามารถปรับแต่งได้อย่างเต็มที่:

การปรับแต่งอิเล็กทรอนด์ด้านบนที่กําหนดเอง

• ความหนาของทองคัดเลือก:มาตรฐาน 2.5 μm Au พร้อมตัวเลือกสําหรับบริเวณที่หนาขึ้นถึง 5.0 μm ในตําแหน่งพัดพันธนาการสําหรับสายหนักหรือพันธนาการริบอนกระบวนการยก-ออก photolithographic ทําให้ความแตกต่างทางพื้นที่ที่สุ่มในความหนาของทองคําผ่าน die เดียว
• ลายแบบ Multi-Pad:การทําโลหะด้านบนสามารถถูกออกแบบเป็นพัดที่แยกกันด้วยไฟฟ้าหรือเชื่อมต่อกันทั่วไปหลายแบบ อนุญาตการเชื่อมต่อ Kelvin (4 สาย) พัดแยก RF และ DC biasหรือช่อง capacitor อิสระภายใน die เดียว. ขนาด, รูปแบบ, และตําแหน่งของพัดพัดถูกกําหนดโดยการออกแบบหน้ากากของคุณ
• การบูรณาการ Flip-Chip UBMอิเล็กทรอัดด้านบนสามารถเสร็จด้วย Under-Bump Metallization (TiW / Cu / Au หรือ Ni / Au ที่ไม่มีไฟฟ้า) ที่เข้ากันได้กับการผสมผสานผสานผสาน (SnAg, SnAgCu, AuSn)150~250 μm pitch) ทําให้สามารถติดตั้งชิปตรงกับตัวพกพาโดยไม่ต้องเชื่อมสาย
• อิสัมเมตรบน / ด้านล่าง Metallization:สตั๊กผสมโลหะด้านบนและด้านล่างที่สามารถเลือกได้อย่างอิสระ ใบหนึ่งสําหรับ UBM แฟลปชิป อีกใบหนึ่งสําหรับ TiW-Pt-Au แบบประกอบแบบสแตนดาร์ท

ตัวเลือกการทําโลหะด้านหลังที่กําหนดเอง

• AuSn การฝากเงินก่อน:3 5 μm ของ 80Au/20Sn ยูเทคติก เซลด์ที่วางไว้ก่อนบนด้านหลัง, ทําให้ยูเทคติก เซลด์ได้ติดต่อโดยไม่ต้องมีฟลักซ์ฟรี โดยไม่ต้องมีแบบเบื้องต้นการผสมแยก
• แบบด้านหลังสําหรับการตั้งพื้นที่หลายจุด:การทําโลหะด้านหลังแบ่งออกเป็นหลายแผ่นกราวน์โดดเดี่ยวหรือเชื่อมต่อกันทั่วไป ทําให้ RF และ DC แผ่นกราวน์กลับแยกกันภายใน die เดียว
• ด้านหลังอลูมิเนียมสําหรับสายเชื่อมดิน:สําหรับการประกอบที่ด้านหลัง die ติดต่อไม่ได้วิธีการเชื่อมต่อพื้นที่, ทําให้การเชื่อมโยงสานของสายพื้นที่โดยตรงกับหน้าหลังของ capacitor

กณิตศาสตร์แบบจําเพาะ:รอยเท้าที่ไม่เป็นมาตรฐานสูงสุด 5.0 × 5.0 มิลลิเมตร, อัตราส่วนด้านสี่เหลี่ยมสูงสุด 4:1 (เช่น 0.25 × 1.00 มิลลิเมตร) และรูปทรงไม่เรียบร้อย (รูปร่าง L, รูปร่าง T, แหวน,Polygonal) ผลิตผ่านแผนที่ถนนที่กําหนดโดยลูกค้า, ทําให้การบูรณาการของตัวประกอบความเข้มข้นเข้ากับการวางแผนวงจรไฮบริดที่มีอยู่โดยไม่ต้องออกแบบใหม่

รายละเอียดไฟฟ้าหลัก

• ความจุ:50 pF ± 10% (± 5% ไม่จําเป็น) วัดที่ 1 MHz, 1.0 Vrms, 25°C
• ความดันแบบเรียงลําดับ:50 วอลต์ต่อเนื่อง
• ความดันความทนทาน Dielectric:> 125 V (250% จํานวน) ระยะเวลา 5 วินาที การทดสอบการผลิต 100%
• ค่า dissipation (tan δ) @ 1 GHz:< 0.001 (< 0.1%) รักษาความแรง RF อยู่ที่ + 40 dBm
• tan δ @ 10 GHz:<0.003, ตรวจสอบภายใต้การตื่นเต้น 1 W CW
• การจัดการพลังงาน RF:สูงสุด +40 dBm (10 W) CW การทํางานที่เสียน้อยที่ตรวจสอบ
• ประเภทไฟฟ้า:SiO&sub2;, 300 nm (paraelectric ความเสียต่ํา)
• Q Factor @ 1 MHz / @ 1 GHz:> 2,000 / > 300
• ESR @ 1 GHz:< 0.08 Ω
• ชิปอินทรินสิก ESL:< 0.05 nH
• ความต้านทานทางความร้อน (θ)_JC:)< 15°C/W (AuSn eutetic attach)
• สัมพันธ์อุณหภูมิของความจุ (TCC):+35 ppm/°C (-55°C ถึง +125°C)
• ระยะอุณหภูมิการทํางาน:-55°C ถึง +125°C
• ความต้านทานในการกันความร้อน:≥104 MΩ @ ความกระชับกําลังปริมาตรฐาน DC, 25°C
• การดูดซึมไฟฟ้า:< 0.1% @ 1 kHz
• ความรู้สึกต่อความชื้น:MSL 1 (อายุการใช้งานพื้นไม่จํากัดต่อ J-STD-020)
• อุณหภูมิการเก็บรักษา:-65°C ถึง +150°C
• การจัดอันดับ ESD:ประเภท 0 (HBM) ตาม JESD22-A114

รายละเอียดทางกายภาพและการก่อสร้าง

• ขนาดชิป:0.50 × 0.50 × 0.15 มิลลิเมตร (มาตรฐาน ± 25 μm); กณิตศาสตร์ที่กําหนดเองถึง 5.0 × 5.0 มิลลิเมตร
• การออกแบบสถาปัตยกรรม:ราคาบัตรประจําปี
• สับสราท:โซนลอย Si > 1,000 Ω·cm
• โลหะสูงสุด:TiW-Au ≥2.5 μm Au; ความหนาตามต้องการสูงถึง 5.0 μm; มีรูปแบบแบบ
• การผสมโลหะด้านหลัง:TiW-Pt-Au ≥1.0 μm Au พร้อมอุปสรรคการกระจาย Pt
• ความแข็งแรงในการดึงสายพันธนาการ:> 6 gf สําหรับสาย Au ขนาด 25 μm (วิธี MIL-STD-883 2011.7)
• SRF ระดับชิป:> 2 GHz (ไม่มีสายเชื่อม, ถอนลง)
• ระบบ SRF (0.5 มมสายพันธนาการ):> 800 MHz (สาย Au 25 μm เดียว)
• ประเภทการติดตั้ง:สายเชื่อมต่อ / แฟลปชิป / อีโอกซี่แบบนําไฟ หรือ AuSn Eutectic Die Attach
• การปฏิบัติตาม:สอดคล้องกับ RoHS (EU 2015/863) ไม่มีฮาโลเจนตาม IEC 61249-2-21 ไม่มี REACH SVHC

การใช้งานทั่วไป

• เครือข่ายที่สอดคล้องผลิตเครื่องส่ง RF พลังงานสูง (สูงสุด 10 W CW)
• การแยกแยกความคัดค้านการระบายน้ําของเครื่องขยายกําลัง GaN
• เครื่องประกอบเครื่องปรับอานเตนเนียสําหรับสถานีฐานโทรศัพท์มือถือ
• การสอดคล้องเครื่องกําเนิดพลาสมา RF อุตสาหกรรม (ช่วง ISM 13.56 / 27.12 MHz)
• โมดูลอุปกรณ์ปาซิฟิค (IPD) ที่บูรณาการด้วยชิป Flip
• โมดูลหลายชิปที่มีความต้องการในการเชื่อมต่อแบบกําหนดเอง
• การบรรจุพัสดุแบบหมึกที่ติดตั้งที่มีความต้องการในการทําโลหะที่ไม่ใช่มาตรฐาน

แพลตฟอร์มการปรับปรุงตามความต้องการ

HACC500S50V500 ถูกสร้างขึ้นบนแพลตฟอร์ม MOS capacitor ที่สามารถตั้งค่าได้อย่างเต็มที่. ส่งความต้องการการวางแผนโลหะของคุณในรูปแบบ GDSII หรือ DXF สําหรับการประเมินความเป็นไปได้ภายใน2 วันทําการ:

• ความจุ:5 pF ถึง 1,000 pF; ± 5% หรือความอนุญาตที่เข้มข้นกว่า
• ความดันเฉพาะ:6.3 V DC ถึง 100 V DC
• โลหะสูงสุด:หนา Au เลือกได้สูงถึง 5.0 μm; มีรูปแบบหลายพัด; UBM แบบฟลิปชิป (TiW/Cu/Au หรือ Ni/Au ที่ไม่มีไฟฟ้า); ตัวเลือก Al-metallized
• การผสมโลหะด้านหลัง:Au-only; AuSn/AuGe/AuSi pre-deposition; หลังแบบสําหรับการก่อดินหลายจุด; Al หลังสําหรับการเชื่อมต่อสับ
• การตั้งค่า Flip-Chip Bump:ผงผสมผสานขนาด 80-150 μm กว้าง 150-250 μm; SnAg, SnAgCu หรือ AuSn
• ขนาดชิป:0.25 × 0.25 มิลลิเมตร ถึง 5.0 × 5.0 มิลลิเมตร; สี่เหลี่ยมถึงสัดส่วนด้าน 4: 1; กณิตศาสตร์ไม่เรียบร้อย (รูป L, แหวน, หลายเหลี่ยม)
• ตัวเลือกแบบดียิเลคทริก:SiO&sub2; ความหนา 50 ‰ 5,000 Å; SiN หรือ Al&sub2;O&sub3; K สูงสําหรับความหนาแน่นสูงกว่า
• ระยะเวลาการนําตัวอย่าง:3~4 สัปดาห์ตามมาตรฐาน; เร่ง 1~2 สัปดาห์สําหรับค่าความจุแบบมาตรฐาน