HACC500S50V500 Niestandardowy niskodyspykacyjny współczynnik kondensatora MOS 50pF 50V Minimal Tan δ Pod zasięgiem RF

W sprawieHACC500S50V500jest w pełni dostosowalnym kondensatorem MOS o jednej warstwie 50 pF 50 V wyposażonym wwiodący w branży niski współczynnik rozpraszania (tan δ < 0,001 przy 1 GHz)zweryfikowane przy pełnym pobudzeniu mocy RF do+40 dBm (10 W) fali ciągłejZ w pełni konfigurowalnym układem metalowym łącznie z selektywną grubością złota, wzorowanymi elektrodami wielopadowymi, Flip-Chip UBM,i asymetrycznej metalizacji górnej/dolnej. Urządzenie to umożliwia bezproblemową integrację w specjalistycznych przepływach opakowań, w tym flip-chipZbudowane na w pełni konfigurowalnej platformie, urządzenie to jest dostosowane do Twojej pojemności (5 pF ≈ 1000 pF), napięcia (6,3 V ≈ 100 V), geometrii układu,i metalizacji z szybkim przebiegiem prototypowania.

Minimalny współczynnik rozpraszania (tan δ) pod prądem RF

W obwodach RF o dużej mocy  sieci dopasowujących wyjście nadajnika, jednostki tuningowe anten,i wzmacniacz mocy odłączenie odchylenia kondensatora współczynnik rozpraszania bezpośrednio przekształca część mocy RF w ciepłoPrzy fali ciągłej +40 dBm (10 W) nawet skromna opalenie δ 0,005 (0,5%) generuje 50 mW lokalnego ogrzewania w kondensatorze.HACC500S50V500 eliminuje te kompromisy w zakresie obsługi mocy dzięki zasadniczo niskiej straty systemu materiałów:

1. SiO&sub2; dielektryczny W 300 nm termicznie wyhodowany dielektryczny dwutlenku krzemu ma współczynnik rozpraszania poniżej00,001 (0,1%) przy 1 GHz∆ rzędu wielkości niższy niż 0,5 ∆ 2% tan δ typowy dla ceramiki klasy II X7R przy tej samej częstotliwości.9 eV) i czysto kowalentne wiązanie nie pozostawiają polaryzowalnych gatunków jonowych ani domen ferroelektrycznych do rozpraszania energii RF poprzez rozluźnianie dielektryczneW rezultacie otrzymujemy tangentę strat dielektrycznych, która pozostajeponiżej 0,001 od 100 MHz do 10 GHz, przetestowane i zweryfikowane na każdej partii produkcji.

2. Zweryfikowana niska strata przy pełnym pobudzeniu mocy RF:tan δ w prawdziwych kondensatorach może wzrastać wraz z poziomem napędu RF ze względu na nieliniową odpowiedź dielektryczną, ogrzewanie elektrody i modulację przewodności podłoża.HACC500S50V500 charakteryzuje się w rzeczywistych warunkach mocy RF: w 1 GHz z+40 dBm (10 W) podniecenie CW, współczynnik rozpraszania pozostaje poniżej 0.001Przy 10 GHz przy 1 W CW tan δ pozostaje poniżej 0.003Ta charakterystyka utraty stabilnej mocy jest osiągana dzięki silnikowemu podłożowi o wysokiej odporności strefy pływającej (> 1000 Ω·cm), minimalizując straty prądu wirusowego wywołane przez podłoże, w połączeniu z grubością 2.5 μm złota elektroda górna dla minimalnych strat ohmowych I2R w częstotliwościach mikrofalowych.

3. Zarządzanie cieplne dla trwałej pracy o dużej mocy:Profil ultracienkiego 0,15 mm i wysoko przewodząca metalizacja tyłu TiW-Pt-Au zapewniają odporność termiczną (θ_JC) poniżej15°C/Ww przypadku przyłączenia z lutowaniem euektycznym AuSn, co oznacza, że rozpraszanie 10 mW powoduje wzrost temperatury połączenia mniejszy niż 0,15 °C. Stała czasu termicznego jest mniejsza niż 1 μs,Zapewniając, że nawet w warunkach impulsowej pracy RF (radar, TD-LTE) z wysokim stosunkiem mocy szczytowej do średniej, temperatura kondensatora podąża za średnią mocą, a nie za mocą szczytową.

Niestandardowy układ metalowy dla specjalistycznych opakowań

Standardowe kondensatory chipowe wymagają jednolitej metalizacji.w pełni dostosowalna platforma metalowa:

Niestandardowa konfiguracja elektrody górnej:

• Selektywna grubość złota:Standardowe 2,5 μm Au z opcjami dla zagęszczonych regionów do 5,0 μm w miejscach podłączeń do wiązania ciężkich drutów lub wstążek.Proces fotolitograficznego podnoszenia pozwala na arbitralną przestrzenną zmianę grubości złota na jednej matrycy
• Wzorcowe układy wielopadowe:Metalizacja górna może być ukształtowana na wiele elektrycznie izolowanych lub połączonych podkładek, umożliwiających połączenia Kelvina (4-przewodowe), oddzielne podkładki RF i DC,lub niezależnych kanałów kondensatorów w ramach pojedynczej matricyRozmiary, kształty i pozycje podkładek zależą od konstrukcji maski.
• Integracja Flip-Chip UBMElektroda górna może być wykończona metalizacją Under-Bump Metallization (TiW/Cu/Au lub Ni/Au bezelektryczne) zgodną z osadami złącza lutowego (SnAg, SnAgCu, AuSn).150 ‰ 250 μm) umożliwiają bezpośrednie mocowanie chipa do nośnika bez wiązań drutowych
• Asymetryczna metalizacja górna/dolna:Niezależnie wybierane górne i dolne stosy metalizacji ̇ jedna strona dla Flip-Chip UBM, druga dla standardowych łączników epoksydowych przewodzących TiW-Pt-Au umożliwiających zestawy hybrydowe

Opcje metalizacji tylnej strony:

• AuSn Wstępne depozyt:3 ̊5 μm lutowania eutektycznego 80Au/20Sn, złożonego z góry na tylnej stronie, umożliwiającego bezpłynne przymocowanie lutowania eutektycznego bez oddzielnych preform lutowania
• Wzorcowana tylna strona dla uziemienia wielopunktowego:Metalizacja tylna zsegmentowana na wiele odizolowanych lub połączonych ze sobą podkładek uziemienia, umożliwiająca oddzielne powroty uziemienia RF i DC w ramach tej samej matricy
• Wymagania w odniesieniu do urządzeń, w których nie ma zastosowania urządzenia objęte pozycją 9A001.a.1.W przypadku zespołów, w których przymocowanie z tyłu nie jest metodą podłączenia do ziemi, umożliwiającą wiązanie przewodów ziemskich bezpośrednio z tylną stroną kondensatora

Geometria gniazdkowa:Niestandardowe odciski stopy do 5,0 × 5,0 mm, prostokątne stosunki widmowe do 4:1 (np. 0,25 × 1,00 mm) i nieregularne geometrie (w kształcie litery L, litery T, pierścieniowe,Poligonalne) wykonane za pomocą zdefiniowanych przez klienta map ulicznych, umożliwiając integrację kondensatora z istniejącymi układami układów hybrydowych bez konieczności przeprojektowania układu.

Główne specyfikacje elektryczne

• Pojemność:50 pF ±10% (opcjonalnie ±5%), mierzone w 1 MHz, 1,0 Vrms, 25°C
• Narysowane napięcie prądu stałego:50 V ciągłe
• Włókna opon dielektrycznych:> 125 V (250% nominalne), 5 sekund trwania, 100% badań produkcyjnych
• Współczynnik rozpraszania (tan δ) @ 1 GHz:< 0,001 (< 0,1%), utrzymywane na mocy RF + 40 dBm
• tan δ @ 10 GHz:< 0.003, zweryfikowane przy podnieceniu 1 W CW
• Przetwarzanie mocy RF:Do +40 dBm (10 W) CW, weryfikowana operacja o niskiej stratzie
• Typ dielektryczny:SiO&sub2;, 300 nm (paraelektryczny o niskiej stratzie)
• Wskaźnik Q @ 1 MHz / @ 1 GHz:> 2000 / > 300
• ESR @ 1 GHz:< 0,08 Ω
• Własny chip ESL:< 0,05 nH
• Odporność termiczna (θ_JC):< 15°C/W (AuSn eutectic attach)
• Współczynnik temperatury pojemności (TCC):+35 ppm/°C (-55°C do +125°C)
• Zakres temperatury pracy:-55°C do +125°C
• Odporność izolacyjna:≥ 104 MΩ @ Narysowane napięcie prądu stałego, 25°C
• Absorpcja dielektryczna:< 0,1% @ 1 kHz
• Wrażliwość na wilgoć:MSL 1 (nieograniczona żywotność podłogi na J-STD-020)
• Temperatura przechowywania:-65°C do +150°C
• Ocena ESD:Klasa 0 (HBM) według JESD22-A114

Specyfikacje fizyczne i konstrukcyjne

• Wymiary chipa:0.50 × 0,50 × 0,15 mm (standardowo ± 25 μm); geometria niestandardowa do 5,0 × 5,0 mm
• Architektura projektowa:W odniesieniu do ekspozycji na ryzyko zabezpieczenia
• Substrat:Strefa pływania Si, > 1.000 Ω·cm
• Najwyższa metalizacja:TiW-Au, ≥ 2,5 μm Au; grubość niestandardowa do 5,0 μm; dostępne układy wzorowe
• Metalizacja z tyłu:TiW-Pt-Au, ≥1,0 μm Au z barierą dyfuzyjną Pt; dostępny standardowy stos
• Siła przyciągania wiązania drutu:> 6 gf dla drutu Au o długości 25 μm (metoda MIL-STD-883 2011.7)
• SRF na poziomie chipów:> 2 GHz (bez przewodu wiązania, odbudowany)
• System SRF (0,5 mm drutu wiązanego):> 800 MHz (jednorazowy przewód Au 25 μm)
• Rodzaj montażu:Włókno wiążące / Flip-Chip / Przewodzący epoksyd lub AuSn Eutectic Die Attach
• Zgodność:Zgodny z RoHS (UE 2015/863), wolny od halogenów zgodnie z IEC 61249-2-21, REACH SVHC

Typowe zastosowania

• Sieci dopasowujące wysokiej mocy nadajniki RF (do 10 W CW)
• Odłączenie odchylenia wycieku wzmacniacza mocy GaN
• Kondensatory jednostek tuningowych anten do stacji bazowych komórkowych
• Przemysłowe dopasowanie generatorów plazmy RF (pasy ISM 13,56 / 27,12 MHz)
• Moduły zintegrowane z układem pasywnym (IPD) na układzie Flip-Chip
• Moduły wieloczipowe z indywidualnymi wymaganiami w zakresie połączeń
• Wbudowane opakowania cienkie z niezbędnymi metalizacją niestandardową

Platforma dostosowania

HACC500S50V500 jest zbudowany naw pełni konfigurowalna platforma kondensatora MOS. Przedłożyć wymagania dotyczące układu metalu w formacie GDSII lub DXF do oceny wykonalności w ciągu2 dni robocze:

• Pojemność:5 pF do 1000 pF; dostępna tolerancja ± 5% lub większa
• Napęd nominalny:6.3 V DC do 100 V DC
• Najwyższa metalizacja:Selektywna grubość Au do 5,0 μm; wzorowane multi-pad; flip-chip UBM (TiW/Cu/Au lub Ni/Au bezprzewodowy); opcje almetalizowane
• Metalizacja z tyłu:Wyłącznie Au-only; AuSn/AuGe/AuSi pre-deposition; wzorowana tylna strona do uziemienia wielopunktowego; Al tylna strona do wiązania klinów
• Konfiguracja Flip-Chip Bump:Wykorzystanie urządzeń do pomiaru węglowodorów
• Wymiary chipa:0.25 × 0,25 mm do 5,0 × 5,0 mm; prostokątne do 4: 1 stosunku kształtu; nieregularne geometrie (w kształcie litery L, pierścieniowe, wielokątne)
• Opcje dielektryczne:Niestandardowa grubość SiO&sub2; 50-5000 Å; SiN lub Al&sub2;O&sub3; wysokiej K dla wymagań wyższej gęstości
• Czas realizacji prototypu:Standardowe 3 ̇4 tygodnie; przyspieszone 1 ̇2 tygodnie dla standardowych wartości pojemności