HACC500S50V500 사용자 지정 낮은 분산 요인 MOS 콘덴시터 50pF 50V 최소 Tan δ RF 전력 아래

의HACC500S50V500완전히 커스터마이징 가능한 50pF 50V 단일층 MOS 콘덴서로,업계 최고의 낮은 분산 요인 (tan δ < 0.001 at 1 GHz)최대 최대 RF 전력 흥분 상태에서 검증+40 dBm (10 W) 연속파완전히 구성 가능한 금속 레이아웃으로 선택적인 금 두께, 패턴이 있는 멀티 패드 전극, 플립 칩 UBM,이 장치는 플립 칩을 포함한 전문 포장 흐름에 원활한 통합을 가능하게합니다., 임베디드 다이, 그리고 칩-온-보드 어셈블리. 완전히 구성 가능한 플랫폼에 구축, 이 장치는 용량 (5 pF ∼1,000 pF), 전압 (6.3 V ∼100 V), 칩 기하학,그리고 빠른 프로토타입 제작의 전환과 함께 금속화 요구 사항.

RF 전력 하에서 최소 분산 요인 (tan δ)

고전력 RF 회로에서 송신기 출력 매칭 네트워크, 안테나 튜닝 유닛,그리고 전력 증폭기 배열 편향 분리 കണ്ട센터의 소모 요인은 RF 전력의 일부를 열으로 직접 변환합니다연속 파도 +40 dBm (10 W) 에서, 0.005 (0.5%) 의 적당한 tan δ조차도 콘덴서 다이 내부에서 50 mW의 지역화열을 생성합니다.HACC500S50V500는 근본적으로 낮은 손실 재료 시스템을 통해 이러한 전력 처리 타협을 제거:

1. SiO&sub2; 다이엘렉트릭 (Dielectric)300nm 열성으로 자라는 이산화 실리콘 다이 일렉트릭은01GHz에서 0.001 (0.1%)같은 주파수에서 II 클래스 X7R 세라믹의 전형적인 0.5~2% tan δ보다 크기 순위 낮습니다. SiO&sub2의 넓은 대역 간격 (8.9 eV) 와 순수 코발렌트 결합은 다이 일렉트릭 이완을 통해 RF 에너지를 분산시키기 위해 양극화 가능한 이온 종이나 철 전기 영역을 남기지 않습니다.그 결과, 변압 손실 대칭은100MHz에서 10GHz까지 0.001 이하, 모든 생산 롯데에서 테스트 및 확인.

2완전 RF 전력 흥분 하에서 낮은 손실을 확인:실제 콘덴시터에서 tan δ는 비선형 다이렉트릭 반응, 전극 난방 및 기판 전도성 조절으로 인해 RF 드라이브 수준으로 증가 할 수 있습니다.HACC500S50V500는 실제 RF 전력 조건에서 특징: 1GHz에서+40 dBm (10 W) CW 흥분, 소모 함수는 0 이하로 유지됩니다.00110GHz에서 1W CW에서 tan δ는 0 이하로 유지됩니다.003이 전력 안정적 인 손실 특성은 고 저항성 부동 영역 실리콘 기판 (> 1,000 Ω · cm) 을 통해 달성되며 기판에 의해 유발 된 에드디 전류 손실을 최소화합니다.마이크로파 주파수에서 최소한의 I2R 오름 손실을 위한 5μm 금 톱 전극.

3지속적인 고전력 작동을 위한 열 관리:0.15mm의 초 얇은 프로필과 높은 전도성 TiW-Pt-Au 금속화 뒷면은 열 저항을 제공합니다 (θ_JC) 아래에서15°C/WAuSn eutectic solder와 연결되면 10mW 분산이 0.15°C 이하의 접합 온도 상승을 발생시킵니다. 열 시간 상수는 1 μs 미만입니다.펄스 RF 동작 (래더) 에서도, TD-LTE) 는 높은 정점-평균 전력 비율로, 콘덴서 온도는 정점 봉투 전력을 따르지 않고 평균 전력을 따릅니다.

특수 포장용 맞춤 금속 레이아웃

표준 칩 콘덴세터는 모든 크기에 맞는 단일 금속화를 강요합니다. HACC500S50V500는완전히 사용자 정의 가능한 금속 레이아웃 플랫폼:

사용자 지정 상위 전극 구성:

• 선택적인 금 두께:표준 2.5μm Au, 무거운 와이어 또는 리본 결합을 위한 결합 패드 위치에서 최대 5.0μm까지 두꺼운 영역에 대한 옵션.사진 리토그래픽 리프 오프 프로세스는 단일 도어에서 금 두께의 임의의 공간 변형을 가능하게합니다.
• 패턴화된 멀티 패드 레이아웃:톱 금속화는 여러 전기 단열 또는 공통 연결 패드로 패턴화 될 수 있습니다. 켈빈 (4 와이어) 연결, 별도의 RF 및 DC bias 패드,또는 단일 다이 안에 독립적 인 콘덴시터 채널패드 크기와 모양, 그리고 위치는 마스크 디자인에 의해 정의됩니다.
• 플립칩 UBM 통합:최상 전극은 용매 부름 퇴적 (SnAg, SnAgCu, AuSn) 에 호환되는 Under-Bump 금속화 (TiW/Cu/Au 또는 전기가 없는 Ni/Au) 로 마무리 할 수 있습니다. 용매 부름 배열 (80~150μm 지름,150~250μm pitch) 는 와이어 결합 없이 직접 칩과 캐리어 연결을 가능하게 합니다.
• 아시메트릭 상부/하부 금속화:독립적으로 선택할 수 있는 상위 및 하위 금속화 스파크 플립 칩 UBM에 대한 한 면, 표준 TiW-Pt-Au 전도성 에포кси 다이 부착을 가능하게 하는 하이브리드 집합

사용자 지정 뒷면 금속화 옵션:

• AuSn 사전 예금:후면에 미리 저장된 80Au/20Sn 유텍틱 용매의 3μ5μm, 별도의 용매 전형 없이 유액 자유 유텍틱 도어 붙을 수 있도록
• 복수 포인트 가이딩을 위한 패턴된 뒷면:배면 금속화는 여러 개의 격리되거나 공통 연결 된 지상 패드로 세분화되어 동일한 다이 내에서 별도의 RF 및 DC 지상 반환을 가능하게합니다.
• 알루미늄 뒷면:뒷면 다이 붙는 집합에 대 한 땅 연결 방법이 아니라, 콘덴시터의 뒷면에 직접 땅 가이드의 윙 결합을 가능하게

맞춤형 도어 기하학:비 표준 발자국 최대 5.0 × 5.0 mm, 직사각형 측면 비율 최대 4:1 (예를 들어 0.25 × 1.00 mm) 및 불규칙 기하학 (L 모양, T 모양, 원형,다각형) 의 경우, 고객에 의해 정의된 다이싱 거리 지도를 통해 제조됩니다., 레이아웃 재설계없이 기존 하이브리드 회로 레이아웃에 콘덴서 통합을 가능하게합니다.

주요 전기 사양

• 용량:50pF ±10% (±5% 선택), 1MHz, 1.0 Vrms, 25°C에서 측정
• 정류전압:50V 연속
• 다이렉트릭 저항 전압:>125V (250% 등급), 5초 지속, 100% 생산 테스트
• 분산 요인 (tan δ) @ 1 GHz:<0.001 (<0.1%), RF 전력 +40 dBm로 유지
• tan δ @ 10 GHz:<0.003, 1W CW 흥분에서 검증
• RF 전력 처리:최대 +40 dBm (10 W) CW, 검증된 저손실 작동
• 다이렉트릭 타입:열 SiO&sub2;, 300 nm (낮은 손실의 준전기)
• Q 요인 @ 1MHz / @ 1GHz> 2,000 / > 300
• ESR @ 1 GHz:<0.08 Ω
• 내부 칩 ESL:<0.05 nH
• 열 저항 (θ)_JC):<15°C/W (유테크틱 첨가)
• 온도 용량 계수 (TCC):+35ppm/°C (-55°C ~ +125°C)
• 작동 온도 범위:-55°C ~ +125°C
• 단열 저항:≥104 MΩ @ 등급 전압 DC, 25°C
• 다이렉트릭 흡수:<0.1% @ 1 kHz
• 습도에 민감함:MSL 1 (J-STD-020에 대한 제한없는 바닥 수명)
• 저장 온도:-65°C ~ +150°C
• ESD 등급:JESD22-A114에 따른 0급 (HBM)

물리적 및 건설 사양

• 칩 크기:0.50 × 0.50 × 0.15 mm (± 25 μm 표준); 5.0 × 5.0 mm까지의 사용자 지정 기하학
• 디자인 아키텍처이중변경 (마진)
• 기판:떠있는 구역 Si, > 1,000 Ω·cm
• 최고 금속화:TiW-Au, ≥2.5μm Au; 최대 5.0μm의 맞춤 두께; 패턴 레이아웃이 제공됩니다.
• 뒷면 금속화:TiW-Pt-Au, Pt 확산 장벽과 함께 ≥1.0 μm Au; 사용자 정의 스택이 제공됩니다.
• 유선 결합 당기력:25μm Au 와이어 (MIL-STD-883 방법 2011.7) 에서 > 6gf
• 칩 레벨 SRF:>2GHz (결합 전선이 없거나, 내장되지 않은)
• 시스템 SRF (0.5mm 접착선):> 800MHz (일개의 25μm Au 와이어)
• 장착형:와이어 결합 / 플립 칩 / 전도성 에포시 또는 AuSn 유텍틱 다이 애착
• 준수:RoHS 준수 (EU 2015/863), IEC 61249-2-21에 따라 하로겐이 없는, REACH SVHC가 없는

전형적 사용법

• 고전력 RF 송신기 출력 매칭 네트워크 (10W CW까지)
• GaN 전력 증폭기 배수 bias decoupling
• 셀룰러 기반 스테이션용 안테나 튜닝 유닛 콘덴시터
• 산업용 RF 플라즈마 생성기 매칭 (13.56 / 27.12 MHz ISM 대역)
• 플립 칩 통합 수동 장치 (IPD) 모듈
• 맞춤형 상호 연결 요구 사항이 있는 멀티 칩 모듈
• 비표준 금속화 요구 사항이있는 내장 된 다이 포장

커스터마이징 플랫폼

HACC500S50V500는완전히 구성 가능한 MOS 콘덴서 플랫폼. GDSII 또는 DXF 형식의 금속 레이아웃 요구 사항을 제출2 일:

• 용량:5 pF ~ 1,000 pF ± 5% 또는 더 긴 허용값
• 정량 전압:6.3V DC에서 100V DC
• 최고 금속화:선택적인 Au 두께 최대 5.0μm; 무늬가 있는 멀티 패드; 플립 칩 UBM (TiW/Cu/Au 또는 전기 없는 Ni/Au); 알 금속화 옵션
• 뒷면 금속화:Au-only; AuSn/AuGe/AuSi 사전 퇴적; 다점 지착을 위한 무늬가 있는 뒷면;
• 플립 칩 펌프 구성:용매 덩어리 80~150μm 지름, 150~250μm 피치; SnAg, SnAgCu 또는 AuSn
• 칩 크기:0.25 × 0.25 mm ~ 5.0 × 5.0 mm; 직사각형 ~ 4:1 사이즈 비율; 불규칙 기하학 (L 모양, 고리형, 다각형)
• 다이렉트릭 옵션:맞춤형 SiO&sub2; 두께 50~5,000 Å; SiN 또는 Al&sub2;O&sub3; 고밀도 요구 사항에 높은 K
• 프로토타입 생산 시간:표준 용량 값에 대해 3~4 주; 표준 용량 값에 대해 1~2 주 가속화