dettagli dei prodotti

Created with Pixso. Casa Created with Pixso. prodotti Created with Pixso.
Condensatori MOS
Created with Pixso.

Marchio: Hoan
Numero di modello: HACC500S50V500
MOQ: 10
Termini di pagamento: L/C,D/A,D/P,T/T
Informazioni dettagliate
Luogo di origine:
Shaanxi, Cina
Certificazione:
ISO 9001:2015
Fattore di dissipazione tan delta @ 1GHz:
<0,001 (<0,1%), mantenuta a una potenza RF di +40 dBm
delta marrone chiaro a 10 GHz:
<0,003, verificato con eccitazione CW da 1 W
Gestione della potenza RF:
Fino a +40 dBm (10 W) CW, funzionamento verificato a basse perdite
Resistenza termica:
<15C/W (attacco eutettico AuSn)
SRF a livello di chip:
>2GHz (nessun cavo di collegamento, de-embedded)
Sistema SRF (filo di collegamento da 0,5 mm):
>800 MHz (cavo Au singolo da 25um)
Opzioni di personalizzazione:
Capacità 5pF-1000pF, tensione 6,3 V-100 V, disposizione metallica personalizzata (GDSII), geometria
Evidenziare:

Low Dissipation Factor RF Capacitor

,

Minimal Tan Delta Power Capacitor

,

Custom Metal Metallization Packaging Chip

Descrizione di prodotto

HACC500S50V500 Custom Low Dissipation Factor MOS Capacitor 50pF 50V Tan minimo δ Sotto potenza RF

IlHACC500S50V500è un condensatore MOS monolivello 50 pF 50 V completamente personalizzabile confattore di bassa dissipazione leader nel settore (tan δ < 0,001 a 1 GHz)verificato sotto eccitazione di potenza RF completa fino a+40 dBm (10 W) di onda continua. con una struttura in metallo completamente configurabile, con spessore d'oro selettivo, elettrodi multi-pad a disegno, UBM a flip-chip,Questo dispositivo consente l'integrazione senza soluzione di continuità in flussi di imballaggio specializzati, tra cui flip-chipQuesto dispositivo, costruito su una piattaforma completamente configurabile, è su misura per la capacità (5 pF ¥1.000 pF), la tensione (6,3 V ¥100 V), la geometria del chip,e metallizzazione con rapido processo di prototipazione.

Fattore minimo di dissipazione (tan δ) sotto potenza RF

In circuiti RF ad alta potenza, reti di abbinamento di uscita del trasmettitore, unità di sintonizzazione delle antenne,il fattore di dissipazione del condensatore converte direttamente una frazione della potenza RF in caloreA +40 dBm (10 W) di onda continua, anche una moderata bronzatura δ di 0,005 (0,5%) genera 50 mW di riscaldamento localizzato all'interno della matrice del condensatore.L'HACC500S50V500 elimina questi compromessi di gestione della potenza attraverso un sistema di materiali fondamentalmente a bassa perdita:

1. SiO&sub2; dielettrico intrinsecamente basso taglio δ:Il dielettrico di biossido di silicio coltivato termicamente a 300 nm ha un fattore di dissipazione inferiore0.001 (0,1%) a 1 GHzL'intervallo di banda ampio del SiO2 è inferiore di un ordine di grandezza rispetto allo 0,5%-2% di tan δ tipico delle ceramiche di classe II X7R alla stessa frequenza.9 eV) e il legame puramente covalente non lasciano specie ioniche polarizzabili o domini ferroelettrici per dissipare l'energia RF attraverso il rilassamento dielettricoIl risultato è una tangente di perdita dielettrica che rimaneinferiore a 0,001 da 100 MHz a 10 GHz, testati e verificati su ogni lotto di produzione.

2Verificato basso livello di perdita sotto piena eccitazione di potenza RF:Tan δ nei condensatori reali può aumentare con il livello di azionamento RF a causa della risposta dielettrica non lineare, del riscaldamento degli elettrodi e della modulazione della conduttività del substrato.L'HACC500S50V500 è caratterizzato in condizioni di potenza RF effettive: a 1 GHz coneccitazione CW di +40 dBm (10 W), il fattore di dissipazione rimane inferiore a 0.001A 10 GHz con 1 W CW, tan δ rimane inferiore a 0.003Questa caratteristica di perdita di potenza stabile è ottenuta attraverso un substrato di silicio ad alta resistività a zona di galleggiamento (> 1.000 Ω·cm) che riduce al minimo le perdite di corrente vorticale indotte dal substrato, combinato con un diametro di 2 mm.elettrodo superiore in oro da 5 μm per perdite ohmiche minime I2R a frequenze a microonde.

3. Gestione termica per un funzionamento ad alta potenza sostenuto:Il profilo ultra sottile di 0,15 mm e la metallizzazione posteriore ad alta conducibilità TiW-Pt-Au forniscono una resistenza termica (θJC) di seguito15°C/Wquando fissato con saldatura eutectica AuSn, il che significa che una dissipazione di 10 mW produce un aumento della temperatura di giunzione inferiore a 0,15°C. La costante di tempo termico è inferiore a 1 μs,- che anche in condizioni di funzionamento RF pulsato (radar), TD-LTE) con elevati rapporti di potenza tra picco e media, la temperatura del condensatore segue la potenza media, non la potenza di picco dell'involucro.

Disegno in metallo su misura per imballaggi specializzati

I condensatori a chip standard impongono una metallizzazione unificata per tutti.piattaforma di layout in metallo completamente personalizzabile:

Configurazioni personalizzate degli elettrodi superiori:

  • Spessore dell'oro selettivo:b. "tecnologia" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie".Il processo di sollevamento fotolitografico consente una variazione spaziale arbitraria dello spessore dell'oro su un singolo stampo
  • Disposizioni multi-pad a modello:La metallizzazione superiore può essere modellata in più pad elettricamente isolati o connessi in comune, consentendo connessioni Kelvin (4 fili), pad di bias RF e DC separati,o canali di condensatori indipendenti all'interno di un singolo dieLe dimensioni, le forme e le posizioni delle pastiglie sono definite dal disegno della maschera.
  • Integrazione Flip-Chip UBM:L'elettrodo superiore può essere rifinito con metallizzazione sotto-sottovoce (TiW/Cu/Au o Ni/Au senza elettro) compatibile con la deposizione di soldaio (SnAg, SnAgCu, AuSn).150×250 μm di passo) consentono il collegamento diretto del chip al supporto senza legami di filo
  • Metallizzazione asimmetrica superiore/inferiore:Stacks di metallizzazione superiore e inferiore selezionabili indipendentemente – una faccia per l'UBM a flip-chip, l'altra per l'attacco a matrici epossidiche conduttive standard TiW-Pt-Au che consente assemblaggi ibridi

Opzioni di metallizzazione del retro personalizzate:

  • AuSn Pre-deposito:3 ̊5 μm di saldatura eutettica 80Au/20Sn pre-depositata sul retro, che consente l'attaccamento a matrici eutettiche senza flusso senza preforme di saldatura separate
  • Lato posteriore modellato per la messa a terra a più punti:Metalizzazione posteriore segmentata in più pad di messa a terra isolati o connessi in comune, che consente ritorni a terra RF e DC separati all'interno dello stesso striscio
  • Fabbricazione a partire da materiali di cui all'allegato 3 del regolamento (CE) n. 765/2008Per gli assemblaggi in cui il metodo di attacco della striscia posteriore non è il metodo di connessione a terra, che consente il legame a cuneo dei fili di terra direttamente alla faccia posteriore del condensatore

Geometria della matrice personalizzata:Impronte non standard fino a 5,0 × 5,0 mm, rapporti di aspetto rettangolari fino a 4:1 (ad esempio, 0,25 × 1,00 mm) e geometrie irregolari (forma L, T, anulare,per il calcolo delle emissioni di CO2, che consente l'integrazione del condensatore nei layout dei circuiti ibridi esistenti senza riprogettare il layout.

Principali specifiche elettriche

  • Capacità:50 pF ±10% (±5% facoltativo), misurato a 1 MHz, 1,0 Vrms, 25°C
  • tensione nominale di corrente continua:50 V continui
  • tensione di resistenza dielettrica:> 125 V (250% nominale), durata di 5 secondi, 100% di produzione testata
  • Fattore di dissipazione (tan δ) @ 1 GHz:< 0,001 (< 0,1%), mantenuto a + 40 dBm di potenza RF
  • tan δ @ 10 GHz:< 0.003, verificato con eccitazione di 1 W CW
  • Controllo della potenza RF:Fino a +40 dBm (10 W) CW, funzionamento verificato a bassa perdita
  • Tipo dielettrico:SiO&sub2; termico, 300 nm (paraelettrico a bassa perdita)
  • Fattore Q @ 1 MHz / @ 1 GHz:> 2000 / > 300
  • ESR @ 1 GHz:< 0,08 Ω
  • Intrinseco chip ESL:< 0,05 nH
  • Resistenza termica (θ)JC):< 15°C/W (connessione eutectica)
  • Coefficiente di capacità di temperatura (TCC):+35 ppm/°C (da -55°C a +125°C)
  • Intervallo di temperatura di funzionamento:-55°C a +125°C
  • Resistenza all'isolamento:≥ 104 MΩ @ tensione nominale DC, 25°C
  • Absorzione dielettrica:< 0,1% @ 1 kHz
  • Sensibilità all'umidità:MSL 1 (durata illimitata del pavimento per J-STD-020)
  • Temperatura di conservazione:-65°C a +150°C
  • Classificazione ESD:Classe 0 (HBM) per JESD22-A114

Specifiche fisiche e di costruzione

  • Dimensioni del chip:0.50 × 0,50 × 0,15 mm (± 25 μm standard); geometrie personalizzate fino a 5,0 × 5,0 mm
  • Architettura del progetto:Margine a doppio lato
  • Substrato:Zona di galleggiamento Si, > 1.000 Ω·cm
  • Metallizzazione superiore:TiW-Au, ≥ 2,5 μm Au; spessore personalizzato fino a 5,0 μm; disegni a disegno disponibili
  • Metallizzazione sul retro:TiW-Pt-Au, ≥1,0 μm Au con barriera di diffusione Pt; disponibile una pila personalizzata
  • Forza di trazione del filo:> 6 gf per filo Au di 25 μm (metodo MIL-STD-883 2011.7)
  • SRF a livello di chip:> 2 GHz (senza filo di legame, non incorporato)
  • Sistema SRF (0,5 mm di filo di legame):> 800 MHz (un singolo cavo Au da 25 μm)
  • Tipo di montaggio:Filtro legato / Flip-Chip / Epoxide conduttivo o AuSn Eutectic Die Attach
  • Rispetto:Compatibile con la RoHS (UE 2015/863), privo di alogeni secondo la IEC 61249-2-21, REACH SVHC Free

Applicazioni tipiche

  • Reti di abbinamento di uscita di trasmettitori RF ad alta potenza (fino a 10 W CW)
  • Disaggregazione del bias di scarico dell'amplificatore di potenza GaN
  • Condensatori per unità di sintonizzazione di antenne per stazioni base cellulari
  • Corrispondenza del generatore di plasma RF industriale (bande ISM 13,56 / 27,12 MHz)
  • Moduli di dispositivi passivi integrati a flip-chip (IPD)
  • Moduli multi-chip con requisiti di interconnessione personalizzati
  • Imballaggi a stampo incorporato con esigenze di metallizzazione non standard

Piattaforma di personalizzazione

L'HACC500S50V500 è costruito su unpiattaforma di condensatori MOS completamente configurabile. Invia i tuoi requisiti di layout metallico in formato GDSII o DXF per la valutazione di fattibilità entro2 giorni lavorativi:

  • Capacità:5 pF a 1000 pF; tolleranza disponibile pari o superiore a ± 5%
  • tensione nominale:6.3 V DC a 100 V DC
  • Metallizzazione superiore:Spessore di Au selettivo fino a 5,0 μm; multi-pad a disegno; UBM a flip-chip (TiW/Cu/Au o Ni/Au senza elettroli); opzioni al-metalizzate
  • Metallizzazione sul retro:Au-only; AuSn/AuGe/AuSi pre-deposito; parte posteriore modellata per la messa a terra in più punti; Al parte posteriore per il legame a cuneo
  • Configurazione di Flip-Chip Bump:L'impulso di saldatura di 80-150 μm di diametro, 150-250 μm di passo; SnAg, SnAgCu o AuSn
  • Dimensioni del chip:0.25 × 0,25 mm a 5,0 × 5,0 mm; rettangolare fino a 4:1; geometrie irregolari (a forma di L, anulare, poligonale)
  • Opzioni dielettriche:SiO2 su misura, spessore 50 ‰ 5000 Å, SiN o AlO3 ad alta K per esigenze di densità più elevate
  • Tempo di realizzazione del prototipo:3°4 settimane standard; 1°2 settimane accelerate per i valori di capacità standard