Capacitores MOS com CTE Casado, Ultra Alta SRF, Capacitor de Camada Única de 15V para Microcircuitos Híbridos

CTE combinado MOS condensador HACC101S15V500 100pF 15V ultra-alto SRF chip de camada única para microcircuitos híbridos

HACC101S15V500 Capacitor MOS equipado com CTE: 100pF 15V com auto-resonância ultra-alta e opções de dupla parte traseira

O HACC101S15V500 é um condensador MOS de uma única camada de 100pF ± 10% a 15V DC, fabricado em silício de zona flutuante (> 1000Ω·cm) com SiO térmico de 300nm₂O chip tem dimensões de 0,50 mm * 0,50 mm * 0,15 mm com metallização superior TiW-Au (2,5 μm mínimo Au).padrão TiW-Pt-Au tanto para a solda eutética como para a fixação por fundição de epoxi condutora, ou um acabamento opcional de Au-só, otimizado para a umedecimento por epóxi preenchido com prata.

1. Coeficiente de correspondência de expansão térmica em conjuntos híbridos

O estresse termomecânico é uma das principais causas de falha do capacitor em microcircuitos híbridos submetidos a ciclos de temperatura.O desajuste no coeficiente de expansão térmica (CTE) entre o chip do capacitor e o substrato transportador gera tensão de cisalhamento na linha de ligação de fixação por die durante cada excursão de temperaturaO HACC101S15V500 minimiza esta tensão através da selecção de materiais:

• CTE de silício (2,6 ppm/°C):O silício monocristalino tem um CTE de 2,6 ppm/°C a 300 K, tornando-o uma excelente combinação de CTE com materiais portadores comuns utilizados em híbridos de RF e microondas.₂O₃O nitruro de alumínio (AlN, 4.5) é um condensador de titânio de bário, que é um condensador de titânio de bário, que produz um desajuste CTE de 4,1 ppm/°C (6,7 ppm/°C).5 ppm/°C) é ainda melhor combinada a 1Para a tensão mais baixa, cobre-molibdênio (CuMo, 7-9 ppm/°C) e cobre-tungstênio (CuW,6-9 ppm/°C) compósitos podem ser formulados para se aproximarem da CTE do silício, mantendo uma elevada condutividade térmica.
• Acomodação de tensão na linha de obrigações:Mesmo com uma correspondência próxima de CTE, uma tensão de cisalhamento finita se desenvolve através da interface de fixação da matriz durante o ciclo de temperatura. A magnitude da tensão é proporcional a Δα * ΔT * E_Anexar* ( comprimento do chip / espessura da linha de ligação), onde Δα é o desajuste CTE, ΔT é a faixa de temperatura e E_Anexaré o módulo elástico do material de fixação por estampação. AuSn eutectic (E ≈ 70 GPa) é relativamente rígido e beneficia mais da correspondência próxima do CTE.O epoxi condutor (E ≈ 5-10 GPa) é mais compatível e pode tolerar desajustes CTE maiores sem delaminação, mas à custa de uma maior resistência térmica.
• Qualificação para ciclos de temperatura:Assembled chips on alumina carriers with AuSn attach have been tested through 500 cycles of -65°C to +150°C (ΔT = 215°C) with no delamination observed by scanning acoustic microscopy (SAM) and under 2% capacitance shiftEste desempenho é possibilitado pelo desajuste CTE inerentemente baixo do sistema de materiais de silício sobre cerâmica.

2Frequência de auto-resonância ultra-alta através de indutância parasítica mínima.

A frequência de auto-resonância (SRF) de um capacitor é a frequência na qual a indutividade da série parasítica ressoa com a capacitância,acima da qual o componente se comporta de forma indutiva, determina a frequência máxima utilizável para aplicações de desvio e acoplamentoO HACC101S15V500 atinge uma SRF ultra-alta através da sua arquitetura de camada única:

• Cálculo do SRF:Para o valor de 100pF com ESL intrínseco do chip abaixo de 0,05nH, a auto-resonância no nível do chip ocorre em f_FRSNo entanto, em uma montagem prática, a indutividade do fio de ligação (aproximadamente 0,35nH para um fio Au de 25μm de 0,5 mm de comprimento) domina.O SRF do sistema é então aproximadamente 1/(2π√(0.4*10−9 * 100*10−12)) ≈ 800MHz ainda bem dentro da faixa utilizável para muitas aplicações de RF.
• Empurrar o SRF para cima:Para aplicações que requerem SRF acima de 2 GHz, vários fios de ligação paralela reduzem a indutividade efetiva proporcionalmente.Mudança do SRF para aproximadamente 1.1 GHz. Três fios reduzem ainda mais para ~ 0.13nH, com SRF perto de 1.4GHz. A ligação de fita (por exemplo, fita de ouro de 25μm * 75μm) fornece uma conexão alternativa de baixa indutância com aproximadamente 0.2nH/mm ≈ aproximadamente metade da indutividade de um fio redondo de secção transversal equivalente.
• Comparação com MLCC:Uma MLCC típica de 100 pF na embalagem 0402 tem uma ESL de aproximadamente 0,4-0,6nH ̊ uma ordem de grandeza superior à ESL do chip intrínseco do HACC101S15V500.A SRF do MLCC é, portanto, limitada a aproximadamente 600-800MHz, mesmo antes de considerar a indutividade adicional de traços e vias de PCBPara aplicações acima de 1 GHz, o condensador MOS de camada única proporciona uma clara vantagem em largura de banda utilizável.

3. Opções de metalização posterior otimizadas para diferentes métodos de fixação por impressão

A metalização posterior influencia diretamente a qualidade da fixação, a resistência térmica e a confiabilidade a longo prazo.O HACC101S15V500 oferece duas configurações traseiras para combinar com o processo de montagem do cliente:

• Parte traseira do TiW-Pt-Au padrão:Uma camada de adesão/barreira TiW de 100 nm, seguida de uma barreira de platina (Pt) de 100 nm, com uma camada externa de ouro mínima de 1,0 μm. A barreira Pt é crítica para aplicações de epóxi preenchidas com prata: sem ela,Os íons de prata do epoxi podem difundir-se na camada de ouro e formar compostos intermetálicos Au-Ag a temperaturas elevadasA camada Pt é quimicamente inerte ao ouro e à prata, atuando como uma barreira de difusão eficaz.a camada externa de ouro dissolve-se na solda AuSn durante o refluxo, expondo a barreira Pt que permanece intacta e impede que a solda alcance a camada de adesão TiW.
• Parte traseira exclusiva (facultativo):Para os clientes que utilizam exclusivamente ligações de solda eutética AuSn, está disponível uma parte traseira apenas Au (sem Pt ou TiW, espessura de ouro mínima de 2,5 μm).A camada de ouro mais espessa fornece um volume solúvel adicional para o processo de refluxo AuSnEsta opção não é recomendada para adesões epóxi devido à ausência da barreira de difusão Pt.
• Preparação e umedecimento da superfície:As superfícies do ouro são suscetíveis a contaminação orgânica por exposição ao ar, o que pode degradar a umedecimento da solda.Os chips são embalados imediatamente após a deposição nas costas em sacos de barreira de umidade fechados ao vácuoPara melhores resultados, a fixação deve ser efectuada no prazo de 72 horas após a abertura da embalagem selada.30 segundos) restaura a superfície do ouro a uma condição úmida sem danificar a metalização.

Características fundamentais

• Compatibilidade perfeita de CTE:O CTE de silício de 2,6 ppm/°C corresponde de perto aos portadores de alumina (6,7), AlN (4.5), CuMo (7-9) e CuW (6-9).500 ciclos de temperatura (-65°C a +150°C) com deslocamento de capacidade inferior a 2% e sem delaminação detectável pelo SAM.
• SRF ultra-alto:O chip intrínseco ESL abaixo de 0,05nH produz SRF de nível de chip acima de 2,2 GHz para 100pF.10* ESL inferior ao MLCC de capacidade equivalente na embalagem 0402.
• Opções de dupla metalização nas costas:TiW-Pt-Au para compatibilidade universal de epóxi e solda com barreira de difusão Pt. Opção exclusiva para linhas de fixação eutecticas AuSn dedicadas com volume soldável aumentado.
• SiO₂Dieléctrico:Óxido térmico com queda de capacitância de desvio de CC zero, tan δ inferior a 0,001 a 1 GHz e +35 ppm/°C TCC.
• Teste do nível da bolacha:Proba de 100% de corrente contínua para a capacitância, fugas na tensão nominal e tensão de ruptura antes do corte em pedaços.

Especificações elétricas (T = 25°C, salvo indicação)

Guia de compatibilidade do CTE

Aplicações típicas

• Microcircuitos híbridos em substratos de alumina ou AlN que requerem uma correspondência próxima de CTE para um ciclo de temperatura de alta fiabilidade
• Desvio de microondas de banda larga acima de 1 GHz, quando a auto-resonância MLCC limita a largura de banda utilizável
• Módulos RF herméticos (base HTCC/LTCC) em que a correspondência CTE entre condensadores e embalagens previne o esforço de vedação da tampa
• Módulos T/R em matriz de fases em portadores de CuMo sujeitos a grandes variações de temperatura ambiente em instalações ao ar livre
• Sistemas de RF criogénicos (por exemplo, cadeias de leitura de computação quântica que operam a 4K) em que a contração diferencial entre componentes deve ser gerida

Orientações para a montagem

Aponte:TiW-Pt-Au traseiro compatível com AuSn eutectic (300-320°C, N₂/H₂) e epóxido condutor de Ag (150°C de cura).Fios de ligação:Para a otimização de SRF acima de 1 GHz, use dois fios paralelos de ligação de 25μm ou fita de 25μm * 75μm Au.Plasma limpo:Se as fichas tiverem sido expostas ao ar ambiente durante mais de 72 horas, aplicar 50 W O₂O plasma durante 30 segundos antes da fixação da matriz para restabelecer a umedecibilidade da superfície.

Entre em contato conosco para análise de compatibilidade CTE para o seu material portador específico, suporte de otimização de SRF ou orientação de seleção de metalização posterior.