CTE-übereinstimmende MOS-Kondensatoren Ultra-Höhe SRF 15V Einlagekondensator Chip für hybride Mikrokreise

CTE-übereinstimmter MOS-Kondensator HACC101S15V500 100pF 15V Ultrahohe SRF-Einfachschiff für hybride Mikrokreise

HACC101S15V500 CTE-matched MOS-Kondensator: 100pF 15V mit ultrahoher Eigenresonanz und doppelter Rückseite

Der HACC101S15V500 ist ein 100pF ± 10% einlagiger MOS-Kondensator mit einer Leistung von 15 V Gleichstrom, hergestellt auf Float-Zone-Silizium (> 1000Ω·cm) mit 300 nm thermischem SiO₂Die Rückseite ist in zwei Konfigurationen erhältlich:Standard TiW-Pt-Au sowohl für eutiktisches Lötwerk als auch für leitfähiges Epoxidhäutwerk, oder eine optionale Au-Ausführung, die für die Silber-Epoxidbefeuchtung optimiert ist.

1Koeffizient der thermischen Ausdehnung in Hybridbaugruppen

Thermomechanische Belastung ist eine Hauptursache für Kondensatorversagen in hybriden Mikrokreisen, die Temperaturwechseln unterliegen.Die Abweichung des Koeffizienten der thermischen Ausdehnung (CTE) zwischen dem Kondensatorchip und dem Trägersubstrat erzeugt bei jeder Temperaturexkursion eine Scherspannung in der Druckdichte-BindungslinieDer HACC101S15V500 minimiert diese Belastung durch Materialwahl:

• Silizium-CTE (2,6 ppm/°C):Einkristallisches Silizium hat eine CTE von 2,6 ppm/°C bei 300 K, was es zu einem ausgezeichneten CTE-Match für gängige Trägermaterialien macht, die in HF- und Mikrowellenhybriden verwendet werden.₂O₃Bei der Verwendung von Aluminiumnitrid (AlN, 4,0 g/C) wird ein CTE-Ausfall von 4,1 ppm/°C erzeugt, ungefähr die Hälfte des Ausfalls eines typischen Barium-Titanat-Keramikkondensators (CTE ~ 10 ppm/°C) auf demselben Träger.5 ppm/°C) wird noch besser bei 1Für die niedrigste Spannung werden Kupfer-Molybdän (CuMo, 7-9 ppm/°C) und Kupfer-Wolfram (CuW,6-9 ppm/°C) Komposite hergestellt werden können, die sich dem CTE von Silizium nähern und gleichzeitig eine hohe Wärmeleitfähigkeit beibehalten..
• Stressausgleich in der Anleihelinie:Selbst bei enger CTE-Übereinstimmung entwickelt sich während des Temperaturzyklus eine endliche Scherspannung über die Druckdichte-Anschlussoberfläche._Anschließen* (Chiplänge / Bindungslinie Dicke), wobei Δα die CTE-Missmatch, ΔT der Temperaturbereich und E_AnschließenAuSn eutectic (E ≈ 70 GPa) ist relativ steif und profitiert am meisten von der engen Übereinstimmung mit CTE.Leitfähiges Epoxid (E ≈ 5-10 GPa) ist anpassungsfähiger und kann größere CTE-Ausfälle ohne Delamination tolerieren, aber auf Kosten eines höheren Wärmewiderstands.
• Temperaturzyklusqualifikation:Assembled chips on alumina carriers with AuSn attach have been tested through 500 cycles of -65°C to +150°C (ΔT = 215°C) with no delamination observed by scanning acoustic microscopy (SAM) and under 2% capacitance shiftDiese Leistung wird durch die inhärent geringe CTE-Missmatch des Silizium-auf-keramischen Materialsystems ermöglicht.

2Ultra-hohe Selbstresonanz durch minimale parasitäre Induktivität

Die Selbstresonanzfrequenz (SRF) eines Kondensators – die Frequenz, bei der die Induktivität der parasitären Reihe mit der Kapazität in Resonanz tritt,über dem die Komponente sich induktiv verhält, bestimmt die maximal nutzbare Frequenz für Bypass- und KupplungsanwendungenDer HACC101S15V500 erzielt durch seine Einlagenarchitektur eine sehr hohe SRF:

• Berechnung des SRF:Für den Wert von 100 pF bei intrinsischer Chip-ESL unter 0,05 nH tritt die Chip-Ebene-Selbstresonanz bei f_SRF= 1/(2π√(LC)) ≈ 1/(2π√(0.05*10−9 * 100*10−12)) ≈ 2.25GHz für den Chip allein. In einer praktischen Montage dominiert jedoch die Bindungsdraht-Induktivität (ungefähr 0.35nH für einen 0,5 mm langen 25μm Au-Draht).Das System SRF ist dann etwa 1/(2π√(0.4*10−9*100*10−12)) ≈ 800MHz – noch immer gut im verwendbaren Bereich für viele HF-Anwendungen.
• SRF höher schieben:Für Anwendungen, die eine SRF über 2 GHz erfordern, reduzieren mehrere parallele Bindungsdrähte die effektive Induktivität proportional.die SRF auf etwa 1 verschiebt.1GHz. Drei Drähte reduzieren es weiter auf ~ 0.13nH, wobei SRF nahe 1.4GHz liegt.2nH/mm ≈ etwa die Hälfte der Induktivität eines gleichwertigen Runddrahtes mit Querschnitt.
• Vergleich mit MLCC:Ein typischer 100pF MLCC in der Verpackung 0402 hat eine ESL von ungefähr 0,4-0,6nH ̇ eine Größenordnung höher als die ESL des intrinsischen Chips des HACC101S15V500.Die SRF des MLCC ist daher auf etwa 600-800 MHz begrenzt, noch bevor die zusätzliche Induktivität von PCB-Spuren und -Viaen berücksichtigt wird.Für Anwendungen über 1 GHz bietet der einlagige MOS-Kondensator einen deutlichen Vorteil in der nutzbaren Bandbreite.

3. Optionen für die Rückseite der Metallisierung für verschiedene Druckverbindungsverfahren optimiert

Die Rückseite der Metallisierung beeinflusst direkt die Qualität, die Wärmebeständigkeit und die langfristige Zuverlässigkeit.Die HACC101S15V500 bietet zwei Rückseitenkonfigurationen, die dem Montageprozess des Kunden entsprechen:

• Standard TiW-Pt-Au Rückseite:Eine 100 nm TiW-Adhäsions-/Schrankschicht, gefolgt von einer 100 nm Platin (Pt) -Schranke mit einer Mindestgold-Außenschicht von 1,0 μm. Die Pt-Schranke ist für silbergefüllte Epoxid-Anwendungen von entscheidender Bedeutung:Silber-Ionen aus Epoxy können in die Goldschicht diffundieren und bei erhöhten Temperaturen Au-Ag-Intermetallverbindungen bildenDie Pt-Schicht ist chemisch inert gegenüber Gold und Silber und wirkt als wirksame Diffusionsbarriere.die Außenschicht des Goldes löst sich während des Rückflusses in das AuSn-Lötmittel auf, wodurch die Pt-Schranke freigelegt wird, die intakt bleibt und verhindert, dass das Lötmaterial die TiW-Adhäsionsschicht erreicht.
• Au-only Rückseite (optional):Für Kunden, die ausschließlich AuSn-Eutektische Lötvorrichtungen verwenden, ist eine Au-nur-Hinterseite (keine Pt oder TiW, Goldstärke mindestens 2,5 μm) verfügbar.Die dickere Goldschicht liefert zusätzliches verkaufbares Volumen für den AuSn-Wiederauflaufprozess.Diese Option wird nicht für Epoxyd-Attachs empfohlen, da die Pt-Diffusionsbarriere fehlt.
• Oberflächenvorbereitung und Befeuchtung:Goldoberflächen sind anfällig für organische Kontamination durch Luftbelastung, was das Befeuchten des Lötwerks beeinträchtigen kann.Die Chips werden unmittelbar nach der Rückseiteinlagerung in vakuumdichte Feuchtigkeitsschutzbeutel verpackt.Für optimale Ergebnisse sollte die Verstärkung innerhalb von 72 Stunden nach dem Öffnen der versiegelten Verpackung durchgeführt werden.30 Sekunden) stellt die Goldoberfläche in einen benetzbaren Zustand zurück, ohne die Metallisierung zu beschädigen.

Wesentliche Merkmale

• Perfekte CTE-Übereinstimmung:Silizium-CTE von 2,6 ppm/°C entspricht nahe Aluminium (6,7), AlN (4,5), CuMo (7-9) und CuW (6-9) Trägern.500 Temperaturzyklen (-65 °C bis +150 °C) mit einer Kapazitätsschwankung von weniger als 2% und ohne SAM-erkennbare Delamination.
• Ultrahohe SRF:Intrinsische Chip-ESL unter 0,05nH erzeugt für 100pF eine SRF auf Chip-Ebene von über 2,2 GHz. Parallele Bindungsdrähte oder Bandbindungsschubsystem SRF von über 1 GHz.10* niedrigere ESL als MLCC mit gleichwertiger Kapazität in Packung 0402.
• Optionen für die doppelte Rückseitenmetallisierung:TiW-Pt-Au für die universelle Epoxid- und Lötkompatibilität mit Pt-Diffusionsschranke.
• SiO₂Dielektrisch:Thermisches Oxid mit nullem DC-Bias-Kapazitätsabfall, Bräune δ unter 0,001 bei 1 GHz und +35ppm/°C TCC.
• Wafer-Level getestet:100% Gleichstrom-Sonde für Kapazität, Leckage bei Nennspannung und Abbruchspannung vor dem Würfeln.

Elektrische Spezifikationen (T = 25°C, sofern nicht angegeben)

Leitfaden für die Vereinbarkeit von CTE

Typische Anwendungen

• Hybride Mikrokreise auf Aluminiumoxid- oder AlN-Substraten, die eine enge CTE-Übereinstimmung für einen zuverlässigen Temperaturzyklus erfordern
• Breitband-Mikrowellen-Bypass über 1 GHz, bei dem die MLCC-Selbstresonanz die nutzbare Bandbreite einschränkt
• Hermetisch verpackte HF-Module (HTCC/LTCC-Basis), bei denen die CTE-Übereinstimmung zwischen Kondensator und Verpackung eine Deckelsiegelspannung verhindert
• Fasierte T/R-Module auf CuMo-Trägern, die in Außenanlagen großen Temperaturschwankungen ausgesetzt sind
• Kryogene HF-Systeme (z. B. Quantenrechen-Ableseketten mit 4K), bei denen die Differenzkontraktion zwischen Komponenten gesteuert werden muss

Richtlinien für die Montage

Die Befestigung:TiW-Pt-Au-Rückseite kompatibel mit AuSn-Eutektischen (300-320°C, N₂- Ich weiß.₂) und Ag-leitendes Epoxid (150°C-Aufhärtung).mit einer Breite von mehr als 20 mm,25μm Au-Kugelbindung oder Al-Keilbindung. Für die SRF-Optimierung über 1 GHz verwenden Sie zwei parallele 25μm-Bindungsdrähte oder ein 25μm * 75μm Au-Band.Plasma sauber:Wenn die Chips länger als 72 Stunden der Umgebungsluft ausgesetzt waren, wird 50 W O angewendet.₂Plasma für 30 Sekunden, bevor die Matrize befestigt wird, um die Oberflächenbefeuchtigung wiederherzustellen.

Kontaktieren Sie uns für eine CTE-Kompatibilitätsanalyse für Ihr spezifisches Trägermaterial, Unterstützung für die SRF-Optimierung oder Anleitung zur Auswahl der Rückseitenmetallisierung.