하이브리드 마이크로회로용 CTE 매칭 MOS 커패시터 초고주파수 응답 15V 단층 커패시터 칩

CTE 매칭 MOS 콘덴시터 HACC101S15V500 100pF 15V 초고 SRF 단일 계층 칩 하이브리드 마이크로 서킷

HACC101S15V500 CTE와 일치하는 MOS 컨디세이터: 100pF 15V, 초고속 자기 공명 및 듀얼 백사이드 옵션

HACC101S15V500는 15V DC로 등급된 100pF ±10% 단층 MOS 콘덴시터로, 300nm 열 SiO와 함께 부동 영역 실리콘 (>1000Ω·cm) 으로 제조되었습니다.₂다이엘렉트릭. 칩 크기는 0.50mm * 0.50mm * 0.15mm이며 TiW-Au 상단 금속화 (2.5μm 최소 Au) 가 있습니다. 뒷면은 두 가지 구성으로 제공됩니다:표준 TiW-Pt-Au는 유텍틱 용매와 전도성 에포시스 다이 애치, 또는 은으로 채워진 에포시 수습에 최적화된 Au-only 마감이 선택됩니다.

1하이브리드 어셈블리에서 열 팽창 일치 계수

온도 기계적 스트레스는 온도 사이클에 노출 된 하이브리드 마이크로 회로에서 콘덴서 고장의 주요 원인입니다.용량 칩과 운반 기판 사이의 열 팽창 계수 (CTE) 의 불일치는 각 온도 여행 중에 다이-애치 결합 선에서 절단 스트레스를 생성합니다.HACC101S15V500는 재료 선택으로 이러한 스트레스를 최소화합니다.

• 실리콘 CTE (2.6 ppm/°C):단일 결정적 실리콘은 300K에서 CTE는 2.6 ppm/°C이며, RF 및 마이크로 웨브 하이브리드에서 사용되는 일반적인 운반 재료와 CTE를 완벽하게 일치시킵니다. 알루미나 (Al₂오₃, 6.7 ppm/°C) 는 같은 운반체에서 전형적인 바륨 티타나트 세라믹 콘덴사터의 (CTE ~ 10 ppm/°C) 약 절반의 CTE 불일치 4.1 ppm/°C를 생성합니다. 알루미늄 질산 (AlN, 4.5 ppm/°C) 는 1에서 더 잘 일치합니다..9 ppm/°C 차이. 가장 낮은 스트레스로 구리-몰리브덴 (CuMo, 7-9 ppm/°C) 및 구리-통프스텐 (CuW,6-9 ppm/°C) 복합 물질은 높은 열전도성을 유지하면서 실리콘의 CTE에 접근 할 수 있습니다..
• 채권 라인에서의 스트레스 수용:가까운 CTE 일치에도 불구하고, 온도 사이클 동안 다이-애치 인터페이스에 한정적인 절단 스트레스가 발생한다. 스트레스의 크기는 Δα * ΔT * E에 비례한다._첨부* (칩 길이 / 결합 선 두께), 여기서 Δα는 CTE 불일치, ΔT는 온도 범위, E는_첨부도어 애착 재료의 탄력 모듈입니다. AuSn eutectic (E ≈ 70 GPa) 는 상대적으로 딱딱하며 CTE의 밀접한 일치에서 가장 많은 이점을 얻습니다.전도성 에포시 (E ≈ 5-10 GPa) 는 더 적합하며 디 라미네이션 없이 더 큰 CTE 불일치에 견딜 수 있습니다., 하지만 더 높은 열 저항의 비용으로.
• 온도 사이클 자격:Assembled chips on alumina carriers with AuSn attach have been tested through 500 cycles of -65°C to +150°C (ΔT = 215°C) with no delamination observed by scanning acoustic microscopy (SAM) and under 2% capacitance shift이 성능은 실리콘과 세라믹 재료 시스템의 본질적으로 낮은 CTE 불일치로 가능하게됩니다.

2초고속 자기 공명 주파수

콘덴시터의 자기 공명 주파수 (self-resonant frequency, SRF) 는 기생계 연속 인덕턴스가 용량과 공명하는 주파수입니다.그 이상에는 구성 요소가 인덕티브로 행동하는 횟수가 バイ패스 및 결합 애플리케이션에 사용할 수 있는 최대 주파수를 결정합니다.HACC101S15V500는 단일 계층 구조로 인해 초고 SRF를 달성합니다.

• SRF 계산:내부 칩 ESL 0.05nH 이하의 100pF 값에 대해, 칩 수준 자생명은 f에서 발생합니다._SRF= 1/(2π√(LC)) ≈ 1/(2π√(0.05*10−9 * 100*10−12)) ≈ 2.25GHz로 칩에만 적용된다. 그러나 실용적인 조립에서는 결합 와이어 인덕턴스 (약 0.35nH로 0.5mm 길이의 25μm Au 와이어) 가 지배적이다.시스템 SRF는 대략 1/(2π√(0입니다..4*10−9 * 100*10−12)) ≈ 800MHz는 여전히 많은 RF 응용 프로그램에서 사용할 수 있는 범위 내에 있습니다.
• SRF를 더 높여서:2GHz 이상의 SRF를 필요로 하는 애플리케이션에서, 여러 개의 병렬 결합 선은 유효 인덕턴스를 비례적으로 감소시킨다. 두 개의 병렬 결합 선은 인덕턴스를 ~0.2nH로 반으로 줄인다.SRF를 대략 1로 이동합니다..1GHz. 세 개의 와이어는 SRF가 1.4GHz에 가까운 ~ 0.13nH로 더 줄인다. 리본 결합 (예를 들어, 25μm * 75μm 금 리본) 은 약 0.2nH/mm ∼대칭 가로 가로선 둥근 와이어의 인덕턴스의 약 절반.
• MLCC와 비교:0402 패키지의 전형적인 100pF MLCC는 HACC101S15V500의 내재 칩 ESL보다 약 0.4-0.6nH?? 의 ESL를 가지고 있습니다.따라서 MLCC의 SRF는 PCB 추적 및 비아스의 추가 인덕턴스를 고려하기 전에 약 600-800MHz로 제한됩니다.1GHz 이상의 응용 프로그램에서, 단일 계층 MOS 콘덴시터는 사용 가능한 대역폭에서 분명한 이점을 제공합니다.

3. 다른 다이 애치 방법에 최적화 된 뒷쪽 금속화 옵션

뒷면 금속화는 직접적으로 다이 애착 품질, 열 저항 및 장기 신뢰성에 영향을 미칩니다.HACC101S15V500는 고객의 조립 과정에 맞게 두 개의 뒷면 구성을 제공합니다.:

• 표준 TiW-Pt-Au 뒷면:100nm TiW 접착/장벽 층, 그 다음 100nm 플래티넘 (Pt) 장벽, 최소 1.0μm의 금 외층. Pt 장벽은 은으로 채워진 이록시 애플리케이션에 중요합니다.에포시의 은 이온은 금층으로 분산되어 고온에서 Au-Ag 금속 간 화합물을 형성할 수 있습니다.Pt 층은 금과 은에 화학적으로 무활성하며 효과적인 확산 장벽으로 작용합니다. 유테크틱 용매 부착용으로, Pt 층은 금과 은에 대해 화학적으로 무활성입니다.금 외층은 재흐름 중에 AuSn 용접기에 녹습니다., Pt 장벽을 노출하여 Pt 장벽은 손상되지 않고 용접이 TiW 접착층에 도달하는 것을 방지합니다.
• 오클리 뒷면 (선택)AuSn 유텍스 용매 단속을 사용하는 고객에게는 Au-only 뒷면 (Pt 또는 TiW, 금 두께 최소 2.5μm) 이 제공됩니다.더 두꺼운 금층은 AuSn 재흐름 프로세스에 추가 판매 가능한 부피를 제공합니다.이 옵션은 Pt 확산 장벽이 없기 때문에 에포시 접착제에 권장되지 않습니다.
• 표면 준비 및 습화:금 표면은 공기 노출로 인한 유기 오염에 민감합니다. 이는 용접기를 습하게 할 수 있습니다.칩은 후면 퇴적 후 즉시 진공 밀폐 수분 차단 봉지에 포장됩니다.가장 좋은 결과를 위해서는 봉인 된 패키지를 열고 72 시간 이내에 접착을 수행해야합니다. 장기 노출이 발생하면 짧은 산소 플라즈마 청소 (50W,30 초) 은 금 표면을 금화 손상없이 젖을 수 있는 상태로 복원.

주요 특징

• 완벽한 CTE 일치:실리콘 CTE 2.6 ppm/°C는 알루미나 (6.7), AlN (4.5), CuMo (7-9) 및 CuW (6-9) 운반자와 밀접하게 일치합니다.500개의 온도 사이클 (-65°C ~ +150°C) 으로 용량 변동률이 2% 미만이며 SAM에 의해 감지 가능한 탈lamination이 없습니다..
• 초고 SRF:0.05nH 이하의 내성 칩 ESL는 100pF에 대해 2.2GHz 이상의 칩 수준의 SRF를 생성합니다. 평행 결합 가이어 또는 리본 결합 푸시 시스템 SRF는 1GHz 이상입니다.0402 패키지의 동등 용량 MLCC보다 10* 낮은 ESL.
• 이중 뒷면 금속화 옵션:TiW-Pt-Au는 Pt 확산 장벽과 함께 유니버설 에포시 및 용접 용이용을 위해. Au-only 옵션은 증강된 solderable 부피로 전용 AuSn eutectic 부착 라인을위한 옵션입니다.
• SiO₂다이렉트릭:열산화물은 DC bias capacitance drop가 0이고, 1GHz에서 0.001 이하의 tan δ, +35ppm/°C TCC.
• 웨이퍼 레벨 테스트:100% DC 탐사 용량, 가등전압에서 누출, 부진 전압에 대 한 dicing 전에.

전기적 사양 (T = 25°C 표시되지 않는 경우)

CTE 호환성 가이드

전형적 사용법

• 고 신뢰성 온도 사이클을 위해 CTE와 밀접한 일치가 필요한 알루미나 또는 AlN 기판에 있는 하이브리드 마이크로 서킷
• 광대역 마이크로파 우회 1GHz 이상 MLCC 자기 공명으로 사용 가능한 대역폭을 제한하는 경우
• 압축형 RF 모듈 (HTCC/LTCC 기반) 에 콘덴시터와 패키지의 CTE 매칭을 통해 뚜?? 밀착 스트레스가 방지됩니다.
• 야외 설비에서 넓은 주변 온도 변동에 노출된 CuMo 운반체에 있는 단계 배열 T/R 모듈
• 냉동 RF 시스템 (예를 들어, 4K에서 작동하는 양자 컴퓨팅 판독 체인) 에서 구성 요소들 사이의 미분 수축을 관리해야 한다.

집회 지침

다이 애착:TiW-Pt-Au 뒷면 AuSn eutectic (300-320°C, N) 에 호환됩니다.₂/H₂) 및 Ag 전도성 에포시 (150 °C 고화) Au-only 뒷면 AuSn eutectic 만.가닥 접착:25μm Au 공 결합 또는 Al 윙 결합. 1GHz 이상의 SRF 최적화를 위해 두 개의 평행 25μm 결합 와이어 또는 25μm * 75μm Au 리본을 사용하십시오.플라즈마 순수:칩이 72시간 이상 주변 공기에 노출된 경우 50W O를 적용합니다₂표면 수분성을 회복하기 위해 30초 동안 플라즈마에 붙기 전에

CTE 호환성 분석, SRF 최적화 지원 또는 뒷쪽 금속화 선택 지침을 위해 저희에게 연락하십시오.