Kondensator MOS CTE Termanal Ultra Tinggi SRF 15V Kapasitor Lapisan Tunggal Chip Untuk Sirkuit Mikro Hibrida

CTE phù hợp với MOS Capacitor HACC101S15V500 100pF 15V Ultra-High SRF Single Layer Chip cho các vi mạch lai

HACC101S15V500 Capacitor MOS phù hợp với CTE: 100pF 15V với Tự cộng hưởng cực cao và các tùy chọn phía sau kép

HACC101S15V500 là một 100pF ± 10% đơn lớp MOS tụ điện với giá trị 15V DC, được sản xuất trên silicon khu vực nổi (> 1000Ω · cm) với 300nm SiO nhiệt₂Chiếc chip có kích thước 0,50mm * 0,50mm * 0,15mm với TiW-Au kim loại hóa trên cùng (2,5μm tối thiểu Au).TiW-Pt-Au tiêu chuẩn cho cả hàn eutectic và gắn epoxy dẫn điện, hoặc một kết thúc Au tùy chọn tối ưu hóa cho ướt epoxy chứa bạc.

1. Tỷ lệ phù hợp của sự mở rộng nhiệt trong các tập hợp lai

Căng thẳng nhiệt cơ học là nguyên nhân hàng đầu gây hỏng tụ trong các mạch vi mô lai chịu chu kỳ nhiệt độ.Sự không phù hợp trong hệ số mở rộng nhiệt (CTE) giữa chip tụ và chất nền mang tạo ra căng thẳng cắt trong đường dây liên kết gắn kết chết trong mỗi chuyến đi nhiệt độ. HACC101S15V500 giảm thiểu căng thẳng này thông qua lựa chọn vật liệu:

• Silicon CTE (2,6 ppm/°C):Silicon đơn tinh thể có CTE là 2,6 ppm / ° C ở 300K, làm cho nó trở thành một sự kết hợp CTE tuyệt vời với các vật liệu mang phổ biến được sử dụng trong các chất lai RF và vi sóng.₂O₃, 6,7 ppm/°C) tạo ra sự không phù hợp của CTE là 4,1 ppm/°C, khoảng một nửa sự không phù hợp của một chất điện gốm barium titanate điển hình (CTE ~ 10 ppm/°C) trên cùng một chất mang.5 ppm/°C) thậm chí còn phù hợp hơn ở 1Đối với căng thẳng thấp nhất, đồng-molybden (CuMo, 7-9 ppm/°C) và đồng-tungsten (CuW,6-9 ppm/°C) có thể được xây dựng để tiếp cận CTE của silic trong khi duy trì độ dẫn nhiệt cao.
• Đơn vị xác định giá trị trái phiếuNgay cả với sự phù hợp CTE gần, một căng thẳng cắt hữu hạn phát triển trên giao diện gắn die trong chu kỳ nhiệt độ._{đính kèm}* (chiều dài chip / độ dày đường liên kết), trong đó Δα là sự không phù hợp CTE, ΔT là phạm vi nhiệt độ và E_{đính kèm}là mô-đun đàn hồi của vật liệu dán. AuSn eutectic (E ≈ 70 GPa) tương đối cứng và được hưởng lợi nhiều nhất từ sự phù hợp chặt chẽ của CTE.Chất epoxy dẫn điện (E ≈ 5-10 GPa) phù hợp hơn và có thể dung nạp sự không phù hợp lớn hơn của CTE mà không cần loại bỏ lớp, nhưng bằng chi phí của sức đề kháng nhiệt cao hơn.
• Chứng chỉ chu kỳ nhiệt độ:Assembled chips on alumina carriers with AuSn attach have been tested through 500 cycles of -65°C to +150°C (ΔT = 215°C) with no delamination observed by scanning acoustic microscopy (SAM) and under 2% capacitance shiftHiệu suất này được kích hoạt bởi sự không phù hợp CTE vốn có thấp của hệ thống vật liệu silicon trên gốm.

2Tần số cộng hưởng tự động cực cao thông qua sự hấp dẫn ký sinh trùng tối thiểu.

Tần số cộng hưởng tự động (SRF) của một bộ tụ điện (capacitor) tần số mà ở đó sự dẫn xuất chuỗi ký sinh trùng cộng hưởng với dung lượng,trên đó các thành phần hoạt động theo cách cảm ứng, xác định tần số sử dụng tối đa cho các ứng dụng bypass và nối. HACC101S15V500 đạt được SRF cực cao thông qua kiến trúc một lớp của nó:

• Tính toán SRF:Đối với giá trị 100pF với ESL chip nội tại dưới 0,05nH, cộng hưởng tự động cấp chip xảy ra ở f_SRF= 1/(2π√(LC)) ≈ 1/(2π√(0.05*10−9 * 100*10−12)) ≈ 2.25GHz cho chip một mình. Tuy nhiên, trong một tập hợp thực tế, độ thắt dây liên kết (khoảng 0.35nH cho một sợi Au 25μm dài 0.5mm) chiếm ưu thế.Hệ thống SRF sau đó là khoảng 1/(2π√(0.4*10−9 * 100*10−12)) ≈ 800MHz vẫn nằm trong phạm vi có thể sử dụng cho nhiều ứng dụng RF.
• Đẩy SRF lên cao hơn:Đối với các ứng dụng đòi hỏi SRF trên 2GHz, nhiều dây liên kết song song làm giảm độ điện dẫn hiệu quả theo tỷ lệ.di chuyển SRF đến khoảng 1.1GHz. Ba dây làm giảm thêm đến ~ 0.13nH, với SRF gần 1.4GHz. Liên kết ruy băng (ví dụ: ruy băng vàng 25μm * 75μm) cung cấp một kết nối dẫn điện thấp thay thế với khoảng 0.2nH/mm ≈ khoảng một nửa độ hấp dẫn của một sợi tròn cắt ngang tương đương.
• So sánh với MLCC:Một MLCC 100pF điển hình trong gói 0402 có ESL khoảng 0,4-0,6nH ∞ một thứ hạng lớn hơn so với ESL chip nội tại của HACC101S15V500.Do đó, SRF của MLCC được giới hạn ở khoảng 600-800MHz ngay cả trước khi xem xét khả năng cảm ứng bổ sung của các dấu vết và đường PCBĐối với các ứng dụng trên 1GHz, tụ MOS một lớp cung cấp một lợi thế rõ ràng về băng thông có thể sử dụng.

3. Các tùy chọn kim loại hóa phía sau được tối ưu hóa cho các phương pháp dán khác nhau

Sự kim loại hóa phía sau trực tiếp ảnh hưởng đến chất lượng dán, sức đề kháng nhiệt và độ tin cậy lâu dài.HACC101S15V500 cung cấp hai cấu hình phía sau để phù hợp với quy trình lắp ráp của khách hàng:

• Tiêu chuẩn TiW-Pt-Au mặt sau:Một lớp dính / rào cản TiW 100nm, tiếp theo là một rào cản bạch kim (Pt) 100nm, với một lớp ngoài vàng tối thiểu 1,0μm. Rào cản Pt rất quan trọng cho các ứng dụng epoxy chứa bạc: không có nó,ion bạc từ epoxy có thể phân tán vào lớp vàng và hình thành các hợp chất liên kim Au-Ag ở nhiệt độ cao, là mỏng và có thể làm giảm độ bền cắt đứt theo thời gian. Lớp Pt là vô dụng về mặt hóa học đối với cả vàng và bạc, hoạt động như một rào cản khuếch tán hiệu quả.Lớp vàng bên ngoài hòa tan vào hàn AuSn trong quá trình lưu lại, phơi bày rào cản Pt vẫn còn nguyên vẹn và ngăn chặn hàn đạt đến lớp dính TiW.
• Mặt sau chỉ có ô (không cần thiết):Đối với khách hàng chỉ sử dụng phụ kiện hàn eutectic AuSn, một mặt sau chỉ có Au (không có Pt hoặc TiW, độ dày vàng tối thiểu 2,5μm) có sẵn.Lớp vàng dày hơn cung cấp thêm khối lượng có thể bán cho quá trình dòng chảy lại AuSn, đảm bảo ướt hoàn toàn ngay cả khi một số vàng được tiêu thụ bằng cách hòa tan vào hàn nóng chảy.
• Chuẩn bị bề mặt và làm ướt:Bề mặt vàng dễ bị ô nhiễm hữu cơ do tiếp xúc với không khí, có thể làm suy giảm mỏng hàn.Các con chip được đóng gói ngay sau khi lắng đọng phía sau trong túi ngăn ẩm kín chân khôngĐể đạt được kết quả tốt nhất, việc dán phải được thực hiện trong vòng 72 giờ sau khi mở gói kín.30 giây) khôi phục bề mặt vàng đến một tình trạng ướt mà không làm hỏng kim loại hóa.

Các đặc điểm chính

• CTE phù hợp hoàn hảo:Silicon CTE 2,6 ppm / °C phù hợp chặt chẽ với các chất mang alumin (6,7), AlN (4,5), CuMo (7-9) và CuW (6-9).500 chu kỳ nhiệt độ (-65 °C đến +150 °C) với sự thay đổi dung lượng dưới 2% và không có phân mảnh có thể phát hiện SAM.
• SRF cực cao:ESL chip nội tại dưới 0,05nH tạo ra SRF cấp chip trên 2,2GHz cho 100pF. Các dây liên kết song song hoặc hệ thống đẩy liên kết ruy băng trên 1GHz.10* ESL thấp hơn MLCC dung lượng tương đương trong gói 0402.
• Các tùy chọn kim loại hóa mặt sau kép:TiW-Pt-Au cho sự tương thích epoxy và hàn phổ quát với rào cản khuếch tán Pt. Tùy chọn duy nhất cho các đường gắn AuSn eutectic chuyên dụng với khối lượng có thể bán được tăng cường.
• SiO₂Điện áp:Ôxit nhiệt với độ giảm dung lượng thiên vị DC bằng không, tan δ dưới 0,001 ở 1GHz và +35ppm/°C TCC.
• Kiểm tra mức wafer:100% thăm dò DC cho dung lượng, rò rỉ ở điện áp định giá và điện áp phá vỡ trước khi đúc.

Thông số kỹ thuật điện (T = 25°C trừ khi có ghi chú)

Hướng dẫn tương thích CTE

Các ứng dụng điển hình

• Các vi mạch lai trên chất nền alumina hoặc AlN đòi hỏi sự phù hợp CTE chặt chẽ cho chu kỳ nhiệt độ đáng tin cậy cao
• Bước bỏ sóng vi sóng băng thông rộng trên 1GHz khi MLCC tự cộng hưởng giới hạn băng thông có thể sử dụng
• Các mô-đun RF được đóng gói kín (trái HTCC/LTCC) trong đó sự khớp CTE từ tụy sang gói ngăn ngừa căng thẳng nắp-niêm phong
• Các mô-đun T/R phased-array trên các chất chứa CuMo chịu biến động nhiệt độ môi trường xung quanh lớn trong các thiết bị ngoài trời
• Các hệ thống RF lạnh (ví dụ như chuỗi đọc tính toán lượng tử hoạt động ở 4K) trong đó sự co thắt chênh lệch giữa các thành phần phải được quản lý

Hướng dẫn tập hợp

Die gắn:TiW-Pt-Au mặt sau tương thích với AuSn eutectic (300-320 °C, N₂/H₂Chỉ có mặt sau chỉ cho AuSn eutectic.Sợi kết dính:25μm Au ball bonding hoặc Al wedge bonding. Đối với tối ưu hóa SRF trên 1GHz, sử dụng hai dây liên kết song song 25μm hoặc ruy băng Au 25μm * 75μm.Plasma sạch:Nếu chip đã được tiếp xúc với không khí xung quanh hơn 72 giờ, áp dụng 50W O₂Plasma trong 30 giây trước khi đính kèm để khôi phục khả năng làm ướt bề mặt.

Liên hệ với chúng tôi để phân tích khả năng tương thích CTE cho vật liệu mang cụ thể của bạn, hỗ trợ tối ưu hóa SRF hoặc hướng dẫn lựa chọn kim loại hóa phía sau.