CTE Matched MOS Condensatoren Ultra Hoge SRF 15V Enkellaags Condensator Chip Voor Hybride Microcircuits

CTE-Afgestemde MOS-condensator HACC101S15V500 100pF 15V Enkellaags Chip met Ultra-Hoge SRF voor Hybride Microcircuits

HACC101S15V500 CTE-Afgestemde MOS-condensator: 100pF 15V met Ultra-Hoge Zelfresonantie en Dubbele Achterkant Opties

De HACC101S15V500 is een enkellaagse MOS-condensator van 100pF ±10% met een nominale spanning van 15V DC, gefabriceerd op float-zone silicium (>1000Ω·cm) met 300nm thermische SiO₂ diëlektricum. De afmetingen van de chip zijn 0,50 mm * 0,50 mm * 0,15 mm met TiW-Au topmetallisatie (minimaal 2,5 µm Au). De achterkant is beschikbaar in twee configuraties: standaard TiW-Pt-Au voor zowel eutectische soldeer- als geleidende epoxy-die-attach, of een optionele alleen-Au afwerking geoptimaliseerd voor het bevochtigen van zilvergevulde epoxy.

1. Afstemming van de Thermische Expansiecoëfficiënt (CTE) in Hybride Assemblages

Thermomechanische spanning is een belangrijke oorzaak van condensatorfalen in hybride microcircuits die worden blootgesteld aan temperatuurcycli. De mismatch in de thermische expansiecoëfficiënt (CTE) tussen de condensatorchip en het draagersubstraat genereert schuifspanning in de die-attach lijmnaad tijdens elke temperatuurverandering. De HACC101S15V500 minimaliseert deze spanning door materiaalkeuze:

• Silicium CTE (2,6 ppm/°C): Enkristallijn silicium heeft een CTE van 2,6 ppm/°C bij 300K, waardoor het een uitstekende CTE-match is voor veelgebruikte draagmateralen in RF- en microgolfhybriden. Aluminiumoxide (Al₂O₃, 6,7 ppm/°C) produceert een CTE-mismatch van 4,1 ppm/°C — ongeveer de helft van de mismatch van een typische bariumtitanaat keramische condensator (CTE ~10 ppm/°C) op dezelfde drager. Aluminiumnitride (AlN, 4,5 ppm/°C) is nog beter afgestemd met een verschil van 1,9 ppm/°C. Voor de laagste spanning kunnen koper-molybdeen (CuMo, 7-9 ppm/°C) en koper-wolfraam (CuW, 6-9 ppm/°C) composieten worden geformuleerd om de CTE van silicium te benaderen met behoud van een hoge thermische geleidbaarheid.
• Spanningsaccommodatie in de lijmnaad: Zelfs met nauwe CTE-afstemming ontwikkelt zich een eindige schuifspanning over het die-attach-interface tijdens temperatuurcycli. De spanningsgrootte is evenredig met Δα * ΔT * E_attach * (chip lengte / lijmnaad dikte), waarbij Δα de CTE-mismatch is, ΔT het temperatuurbereik is, en E_attach de elasticiteitsmodulus is van het die-attach materiaal. AuSn eutectisch (E ≈ 70 GPa) is relatief stijf en profiteert het meest van de nauwe CTE-match. Geleidende epoxy (E ≈ 5-10 GPa) is flexibeler en kan grotere CTE-mismatches tolereren zonder delaminatie, maar ten koste van een hogere thermische weerstand.
• Temperatuurcycli kwalificatie: Geassembleerde chips op aluminiumoxide dragers met AuSn-attach zijn getest gedurende 500 cycli van -65°C tot +150°C (ΔT = 215°C) zonder delaminatie waargenomen door scanning akoestische microscopie (SAM) en met minder dan 2% capaciteitsverschuiving. Deze prestatie wordt mogelijk gemaakt door het inherent lage CTE-mismatch van het silicium-op-keramiek materiaal systeem.

2. Ultra-Hoge Zelfresonantiefrequentie door Minimale Parasitaire Inductie

De zelfresonantiefrequentie (SRF) van een condensator — de frequentie waarbij de parasitaire serieuze inductie resoneert met de capaciteit, waarboven het component inductief gedraagt — bepaalt de maximaal bruikbare frequentie voor bypass- en koppeltoepassingen. De HACC101S15V500 bereikt een ultra-hoge SRF door zijn enkellaagse architectuur:

• SRF berekening: Voor de 100pF waarde met intrinsieke chip ESL onder 0,05nH, treedt de zelfresonantie op chipniveau op bij f_SRF = 1/(2π√(LC)) ≈ 1/(2π√(0,05*10⁻⁹ * 100*10⁻¹²)) ≈ 2,25GHz voor de chip alleen. Echter, in een praktische assemblage domineert de bonddraadinductie (ongeveer 0,35nH voor een 0,5 mm lange 25 µm Au draad). De systeem SRF is dan ongeveer 1/(2π√(0,4*10⁻⁹ * 100*10⁻¹²)) ≈ 800MHz — nog steeds ruim binnen het bruikbare bereik voor veel RF-toepassingen.
• SRF verder verhogen: Voor toepassingen die een SRF boven 2GHz vereisen, verminderen meerdere parallelle bonddraden de effectieve inductie proportioneel. Twee parallelle bonddraden halveren de inductie tot ~0,2nH, waardoor de SRF verschuift naar ongeveer 1,1GHz. Drie draden verminderen deze verder tot ~0,13nH, met een SRF van bijna 1,4GHz. Lintbonding (bijv. 25 µm * 75 µm gouden lint) biedt een alternatieve laag-inductieve verbinding met ongeveer 0,2nH/mm — ongeveer de helft van de inductie van een ronde draad met een equivalente doorsnede.
• Vergelijking met MLCC: Een typische 100pF MLCC in 0402-pakket heeft een ESL van ongeveer 0,4-0,6nH — een orde van grootte hoger dan de intrinsieke chip ESL van de HACC101S15V500. De SRF van de MLCC is daarom beperkt tot ongeveer 600-800MHz, zelfs voordat de extra inductie van PCB-sporen en via's wordt meegerekend. Voor toepassingen boven 1GHz biedt de enkellaagse MOS-condensator een duidelijk voordeel in bruikbare bandbreedte.

3. Achterkant Metallisatie Opties Geoptimaliseerd voor Verschillende Die-Attach Methoden

De achterkant metallisatie beïnvloedt direct de kwaliteit van de die-attach, de thermische weerstand en de betrouwbaarheid op lange termijn. De HACC101S15V500 biedt twee achterkant configuraties om aan te sluiten bij het assemblageproces van de klant:

• Standaard TiW-Pt-Au achterkant: Een 100nm TiW adhesie/barrièrelaag, gevolgd door een 100nm platina (Pt) barrière, met een minimale gouden buitenlaag van 1,0 µm. De Pt-barrière is cruciaal voor toepassingen met zilvergevulde epoxy: zonder deze kunnen zilverionen uit de epoxy diffunderen in de gouden laag en bij verhoogde temperaturen Au-Ag intermetallische verbindingen vormen, die bros zijn en de schuifsterkte van de die na verloop van tijd kunnen verminderen. De Pt-laag is chemisch inert voor zowel goud als zilver en fungeert als een effectieve diffusiebarrière. Voor eutectische soldeer-attach lost de gouden buitenlaag op in het AuSn-soldeer tijdens het reflowen, waardoor de Pt-barrière wordt blootgelegd die intact blijft en voorkomt dat soldeer de TiW-adhesielaag bereikt.
• Alleen-Au achterkant (optioneel): Voor klanten die uitsluitend AuSn eutectisch soldeer-attach gebruiken, is een alleen-Au achterkant (geen Pt of TiW, goud dikte minimaal 2,5 µm) beschikbaar. De dikkere gouden laag biedt extra soldeerbaar volume voor het AuSn reflow-proces, wat zorgt voor een volledige bevochtiging, zelfs als een deel van het goud wordt verbruikt door oplossing in het gesmolten soldeer. Deze optie wordt niet aanbevolen voor epoxy-attach vanwege de afwezigheid van de Pt-diffusiebarrière.
• Oppervlaktevoorbereiding en bevochtiging: Gouden oppervlakken zijn gevoelig voor organische vervuiling door blootstelling aan lucht, wat de soldeerbevochtiging kan aantasten. Chips worden direct na de achterkant depositie verpakt in vacuüm verzegelde vochtbarrière zakken. Voor de beste resultaten moet de die-attach binnen 72 uur na het openen van de verzegelde verpakking worden uitgevoerd. Bij langere blootstelling kan een korte zuurstofplasma reiniging (50W, 30 seconden) het gouden oppervlak herstellen naar een bevochtigbare staat zonder de metallisatie te beschadigen.

Belangrijkste Kenmerken

• Perfecte CTE-afstemming: Silicium CTE van 2,6 ppm/°C komt nauw overeen met aluminiumoxide (6,7), AlN (4,5), CuMo (7-9) en CuW (6-9) dragers. 500 temperatuurcycli (-65°C tot +150°C) met minder dan 2% capaciteitsverschuiving en geen door SAM gedetecteerde delaminatie.
• Ultra-Hoge SRF: Intrinsieke chip ESL onder 0,05nH levert een chip-niveau SRF boven 2,2GHz voor 100pF. Parallelle bonddraden of lintbonding verhogen de systeem SRF boven 1GHz. 10x lagere ESL dan MLCC met equivalente capaciteit in 0402-pakket.
• Dubbele Achterkant Metallisatie Opties: TiW-Pt-Au voor universele epoxy- en soldeercompatibiliteit met Pt-diffusiebarrière. Alleen-Au optie voor speciale AuSn eutectische attach-lijnen met verbeterd soldeerbaar volume.
• SiO₂ Diëlektricum: Thermische oxide met nul DC-bias capaciteitsdaling, tan δ onder 0,001 bij 1GHz, en +35ppm/°C TCC.
• Op Wafer-niveau Getest: 100% DC-probe voor capaciteit, lekkage bij nominale spanning en doorslagspanning vóór het zagen.

Elektrische Specificaties (T = 25°C tenzij anders vermeld)

CTE Compatibiliteitsgids

Typische Toepassingen

• Hybride microcircuits op aluminiumoxide of AlN substraten die nauwe CTE-afstemming vereisen voor betrouwbare temperatuurcycli
• Brede microgolf bypass boven 1GHz waar MLCC zelfresonantie de bruikbare bandbreedte beperkt
• Hermetisch verpakte RF-modules (HTCC/LTCC basis) waar condensator-naar-pakket CTE-afstemming dekselafdichtingsspanning voorkomt
• Phased-array T/R modules op CuMo dragers die worden blootgesteld aan brede omgevingstemperatuurschommelingen in buiteninstallaties
• Cryogene RF-systemen (bijv. kwantumcomputer uitleesketens die werken op 4K) waar differentiële samentrekking tussen componenten moet worden beheerd

Assemblage Richtlijnen

Die attach: TiW-Pt-Au achterkant compatibel met AuSn eutectisch (300-320°C, N₂/H₂) en Ag geleidende epoxy (150°C uitharding). Alleen-Au achterkant alleen voor AuSn eutectisch. Draad bonding: 25 µm Au bal bonding of Al wig bonding. Voor SRF-optimalisatie boven 1GHz, gebruik twee parallelle 25 µm bonddraden of 25 µm * 75 µm Au lint. Plasma reiniging: Als chips langer dan 72 uur aan omgevingslucht zijn blootgesteld, pas dan 50W O₂ plasma toe gedurende 30 seconden vóór die-attach om de oppervlaktebevochtigbaarheid te herstellen.

Neem contact met ons op voor CTE-compatibiliteitsanalyse voor uw specifieke draagmateriaal, ondersteuning bij SRF-optimalisatie, of begeleiding bij de keuze van achterkant metallisatie.