Advanced Dielectric Passivation MOS Capacitors Step Edge Geometry 1000 pF 100V Chip de camada única para Arco Sobre Prevenção

HACC102S100V301 1000pF 100V MOS Capacitor Passivação Dieléctrica Avançada Step Edge Geometria Chipe de camada única resistente à umidade

O HACC102S100V301 é um condensador MOS de uma única camada de 1000pF ± 10% a 100V DC, fabricado em silício de zona flutuante (> 1000 Ω·cm) com um SiO térmico amorfo₂dieléctrica e metalização TiW-Au / TiW-Pt-Au. As dimensões do chip padrão são 0,75 mm × 0,75 mm × 0,20 mm (± 25 μm), com capacitância personalizada, classificação de tensão, geometria de matriz (proporção de aspecto até 4:1),e metalização posterior disponíveis mediante pedidoEle é projetado para microcircuitos híbridos onde a exposição à umidade, o alto viés de CC e a operação de pressão reduzida exigem mais de um condensador de chip do que os dispositivos padrão podem fornecer.

Passivação dieletrica avançada para resistência à umidade

O SiO térmico exposto₂A superfície de um condensador MOS nu é hidrófila e pode adsorver umidade e contaminação iônica durante a montagem, o que cria um caminho de vazamento da superfície e muda a capacitância efetiva do dispositivo..O HACC102S100V301 aplica uma camada de passivação dielétrica avançada sobre toda a superfície dielétrica para suprimir a adsorção de umidade e manter o dispositivo eletricamente estável:

• Sensibilidade à umidade MSL 1:A superfície passivada elimina a necessidade de cozimento a seco antes da fixação ou ligação de fios em linhas de montagem híbridas.
• Supressão de fugas de superfície:A passivação bloqueia a formação de uma película de água e a contaminação iônica (resíduo de fluxo, resíduo de manipulação) no dielétrico, mantendo a resistência de isolamento estável em ambientes de produção úmidos.
• Corrente de fuga estável:A corrente de fuga é < 10nA a 25°C e < 500nA a 200°C a 100 V DC, com resistência de isolamento ≥ 104 MΩ a tensão nominal, 25°C.
• Robustez térmica:A camada de passivação e a base de adesão de TiW são combinadas com o substrato de silício, permanecendo intactas durante ciclos térmicos repetidos de -55°C a +200°C, sem rachaduras ou delaminação.

Características eléctricas e fiabilidade

• Capacidade: 1000pF ±10% (±5% disponíveis para encomendas personalizadas)
• Coeficiente de temperatura (TCC): +35 ppm/°C entre -55°C e +200°C
• Fator Q: > 2000 a 1 MHz, > 200 a 1 GHz
• Fator de dissipação: ≤ 0,15% a 1 kHz, 1,0 Vrms
• ESR a 1 GHz: < 0,1Ω
• ESL intrínseco do chip: < 0,05 nH (desintegrado); SRF ao nível do chip > 1,5 GHz; SRF do sistema > 600 MHz com fio de ligação Au de 0,5 mm
• Tolerância ESD: > 2 kV HBM (Classe 2 por JESD22-A114)
• Força de tração da ligação de arame: > 6 gf para arame Au de 25 μm (Método MIL-STD-883 de 2011.7).
• Temperatura de funcionamento: -55°C a +200°C; armazenagem: -65°C a +150°C
• Confiabilidade: 100% de produção testada (capacidade, DF, vazamento, DWV), mapa de wafer KGD por lote, controlado por SPC por lote de wafer

Aplicações típicas

Redes de distorção de CC de alta tensão e desacoplagem em amplificadores de potência de RF, bloqueio de CC em módulos de microondas, satélite e eletrônica de carga útil espacial, microcircuitos híbridos de defesa, aviônica de alta altitude,e controladores industriais para ambientes adversos em que a umidade, temperaturas extremas e alta tensão de desvio estão presentes.