Condensatori MOS di passivazione dielettrica avanzata Geometria di bordo passo 1000 pF 100V chip a singolo strato per la prevenzione dell'arco

HACC102S100V301 1000pF 100V MOS condensatore passivazione dielettrica avanzata passo bordo geometria resistente all'umidità singolo chip strato

L'HACC102S100V301 è un condensatore MOS monolivello da 1000pF ± 10% a 100V DC, fabbricato su silicio a zona galleggiante (> 1000 Ω·cm) con un SiO termico amorfo₂la metallizzazione dielettrica e TiW-Au / TiW-Pt-Au. Le dimensioni standard del chip sono di 0,75 mm × 0,75 mm × 0,20 mm (± 25 μm), con capacità personalizzata, tensione nominale, geometria della matrice (proporzione di aspetto fino a 4:1),e metallizzazione posteriore disponibile su richiestaÈ progettato per i microcircuiti ibridi in cui l'esposizione all'umidità, l'elevato bias DC e il funzionamento a pressione ridotta richiedono più da un condensatore di chip di quanto i dispositivi standard possano fornire.

Passivazione dielettrica avanzata per la resistenza all'umidità

Il SiO termico esposto₂la superficie di un condensatore MOS nuda è idrofila e può assorbire l'umidità e la contaminazione ionica durante l'assemblaggio, creando un percorso di perdita superficiale e spostando la capacità effettiva del dispositivo.L'HACC102S100V301 applica uno strato di passivazione dielettrica avanzata su tutta la superficie dielettrica per sopprimere l'assorbimento dell'umidità e mantenere l'apparecchio elettricamente stabile:

• Sensibilità all'umidità MSL 1:La superficie passivata elimina la necessità di cuocere a secco prima di attaccare o legare i fili nelle linee di assemblaggio ibride.
• Suppressione delle perdite superficiali:La passivazione blocca la formazione di pellicole d'acqua e la contaminazione ionica (residui di flusso, residui di movimentazione) sul dielettrico, mantenendo una resistenza di isolamento stabile in ambienti di produzione umidi.
• Corrente di perdita stabile:Corrente di fuga < 10nA a 25°C e < 500nA a 200°C a 100V DC, con resistenza isolante ≥ 104 MΩ a tensione nominale a 25°C.
• Robustezza al ciclo termico:Lo strato di passivazione e la base di adesione del TiW sono abbinati al substrato di silicio, restando intatti attraverso ripetuti cicli termici da -55°C a +200°C senza crepa o delaminazione.

Caratteristiche elettriche e affidabilità

• Capacità: 1000pF ±10% (±5% disponibile su ordini personalizzati)
• Coefficiente di temperatura (TCC): +35 ppm/°C su -55°C a +200°C
• Fattore Q: > 2000 a 1 MHz, > 200 a 1 GHz
• Fattore di dissipazione: ≤ 0,15% a 1 kHz, 1,0 Vrms
• ESR a 1 GHz: < 0,1Ω
• ESL del chip intrinseco: < 0,05 nH (non incorporato); SRF a livello di chip > 1,5 GHz; SRF di sistema > 600 MHz con filo di legame Au da 0,5 mm
• Tolleranza ESD: >2kV HBM (classe 2 per JESD22-A114)
• Stretta di trazione del legame del filo: > 6 gf per filo Au di 25 μm (Metodo MIL-STD-883 2011.7)
• Temperatura di funzionamento: -55°C a +200°C; conservazione: -65°C a +150°C
• Affidabilità: 100% di produzione testata (capacità, DF, perdite, DWV), mappa KGD dei wafer per lotto, controllo SPC per lotto di wafer

Applicazioni tipiche

Reti di distorsione di corrente continua ad alta tensione e disaggregazione negli amplificatori di potenza RF, blocco di corrente continua nei moduli a microonde, elettronica per satellite e carico utile spaziale, microcircuiti ibridi per la difesa, avionica ad alta quota,e controlli industriali per ambienti difficili in cui l'umidità, temperature estreme e tensione di bias elevata sono presenti.