첨단 다이렉트릭 패시베이션 MOS 콘덴시터 스텝 엣지 기하학 1000 pF 100V 단층 칩 포 아크 오버 예방

HACC102S100V301 1000pF 100V MOS 커패시터 고급 유전체 패시베이션 엣지 형상 습기 방지 단일 층 칩

HACC102S100V301은 1000pF ±10% 단일 층 MOS 커패시터로 100V DC 정격이며, 플로트 존 실리콘(>1000 Ω·cm)에 비정질 열 SiO₂ 유전체 및 TiW-Au / TiW-Pt-Au 금속화로 제작되었습니다. 표준 칩 치수는 0.75mm × 0.75mm × 0.20mm (±25μm)이며, 맞춤형 커패시턴스, 전압 정격, 다이 형상(종횡비 최대 4:1), 백사이드 금속화는 요청 시 가능합니다. 이 제품은 습기 노출, 높은 DC 바이어스 및 저압 작동 시 일반 장치보다 더 많은 것을 요구하는 하이브리드 마이크로회로용으로 설계되었습니다.

습기 방지를 위한 고급 유전체 패시베이션

베어 MOS 커패시터의 노출된 열 SiO₂ 표면은 친수성이며 조립 중 습기 및 이온 오염을 흡착할 수 있어 표면 누설 경로를 생성하고 장치의 유효 커패시턴스를 이동시킵니다. HACC102S100V301은 습기 흡수를 억제하고 장치를 전기적으로 안정하게 유지하기 위해 전체 유전체 표면에 고급 유전체 패시베이션 층을 적용합니다:

• 습기 민감도 MSL 1: J-STD-020에 따라 무제한 바닥 수명으로 정격. 패시베이션된 표면은 하이브리드 조립 라인에서 다이 부착 또는 와이어 본딩 전에 건조 베이크가 필요하지 않습니다.
• 표면 누설 억제: 패시베이션은 유전체 상의 수분 필름 형성 및 이온 오염(플럭스 잔류물, 취급 잔류물)을 차단하여 습한 생산 환경에서 안정적인 절연 저항을 유지합니다.
• 안정적인 누설 전류: 누설 전류는 25°C에서 <10nA, 200°C에서 <500nA(100V DC)이며, 절연 저항은 정격 전압, 25°C에서 ≥10¹⁴ MΩ입니다.열 사이클 강건성:
• 패시베이션 층과 TiW 접착 베이스는 실리콘 기판과 일치하여 -55°C ~ +200°C의 반복적인 열 사이클 동안 균열이나 박리 없이 그대로 유지됩니다.전기적 특성 및 신뢰성

커패시턴스: 1000pF ±10% (맞춤 주문 시 ±5% 가능)

• 온도 계수(TCC): -55°C ~ +200°C에서 +35 ppm/°C
• Q 팩터: 1MHz에서 >2000, 1GHz에서 >200
• 손실 계수: 1kHz, 1.0Vrms에서 ≤0.15%
• 1GHz에서의 ESR: <0.1Ω
• ESD 내성: >2kV HBM (JESD22-A114에 따른 클래스 2)
• 와이어 본드 인장 강도: 25μm Au 와이어의 경우 >6gf (MIL-STD-883 방법 2011.7)작동 온도: -55°C ~ +200°C; 보관: -65°C ~ +150°C신뢰성: 100% 생산 테스트(커패시턴스, DF, 누설, DWV), 로트당 KGD 웨이퍼 맵, 웨이퍼 로트당 SPC 제어
• 일반적인 응용 분야
• RF 전력 증폭기의 고전압 DC 바이어스 네트워크 및 디커플링, 마이크로파 모듈의 DC 차단, 위성 및 우주 페이로드 전자 장치, 방산 하이브리드 마이크로회로, 고고도 항공 전자 장치, 습기, 극한 온도 및 높은 바이어스 전압이 존재하는 열악한 환경의 산업 제어 장치.