Chất điện đệm cao cấp MOS Capacitors Step Edge Geometry 1000 pF 100V Chip lớp đơn cho Arc Over Prevention

HACC102S100V301 1000pF 100V MOS Capacitor Diélektric tiên tiến Passivation Step Edge Geometry ẩm kháng chip một lớp

HACC102S100V301 là một 1000pF ± 10% đơn lớp MOS tụ điện với giá trị 100V DC, được sản xuất trên silicon khu vực nổi (> 1000 Ω · cm) với SiO nhiệt vô hình₂Dielectric và TiW-Au / TiW-Pt-Au kim loại hóa. Kích thước chip tiêu chuẩn là 0,75mm × 0,75mm × 0,20mm (± 25μm), với dung lượng tùy chỉnh, xếp hạng điện áp, hình học chết (tỷ lệ khía cạnh lên đến 4:1),và kim loại hóa phía sau có sẵn theo yêu cầuNó được thiết kế cho các vi mạch lai nơi phơi nhiễm độ ẩm, thiên vị DC cao và hoạt động áp suất thấp đòi hỏi nhiều hơn từ một bộ tụ chip so với các thiết bị tiêu chuẩn có thể cung cấp.

Thiết bị thụ điện cao cấp để chống ẩm

SiO nhiệt tiếp xúc₂bề mặt của một bộ tụ MOS trần trụi là hydrophilic và có thể hấp thụ độ ẩm và ô nhiễm ion trong quá trình lắp ráp, tạo ra một đường rò rỉ bề mặt và thay đổi công suất hiệu quả của thiết bị.HACC102S100V301 áp dụng một lớp thụ động dielektrik tiên tiến trên toàn bộ bề mặt dielektrik để ức chế hấp thụ độ ẩm và giữ cho thiết bị ổn định về mặt điện:

• Độ nhạy với độ ẩm MSL 1:Đánh giá tuổi thọ sàn không giới hạn theo J-STD-020. bề mặt thụ động loại bỏ sự cần thiết phải nướng khô trước khi dán hoặc gắn dây trong dây lắp ráp lai.
• Ứng dụng chống rò rỉ bề mặt:Việc thụ động ngăn chặn sự hình thành màng nước và ô nhiễm ion (rác thải luồng, dư lượng xử lý) trên dielectric, duy trì sức đề kháng cách nhiệt ổn định trong môi trường sản xuất ẩm.
• Dòng chảy rò rỉ ổn định:Điện rò rỉ là < 10nA ở 25 °C và < 500nA ở 200 °C ở 100V DC, với điện trở cách nhiệt ≥ 104 MΩ ở điện áp định giá, 25 °C.
• Độ bền theo chu kỳ nhiệt:Lớp thụ động và cơ sở dính TiW được kết hợp với nền silicon, vẫn còn nguyên vẹn thông qua các chu kỳ nhiệt lặp đi lặp lại từ -55 °C đến +200 °C mà không bị nứt hoặc tách lớp.

Đặc điểm điện và độ tin cậy

• Capacitance: 1000pF ± 10% (± 5% có sẵn trên đơn đặt hàng tùy chỉnh)
• Tỷ lệ nhiệt độ (TCC): +35 ppm/°C trên -55°C đến +200°C
• Nhân tố Q: > 2000 ở 1MHz, > 200 ở 1GHz
• Nhân tố phân tán: ≤0,15% ở 1kHz, 1,0Vrms
• ESR ở 1GHz: <0,1Ω
• ESL chip nội tại: < 0,05nH (không được nhúng); SRF cấp chip > 1,5GHz; SRF hệ thống > 600MHz với dây liên kết Au 0,5mm
• Độ khoan dung ESD: >2kV HBM (Lớp 2 theo JESD22-A114)
• Sức kéo dây liên kết: > 6gf cho dây Au 25μm (Phương pháp MIL-STD-883 2011.7)
• Nhiệt độ hoạt động: -55°C đến +200°C; lưu trữ: -65°C đến +150°C
• Độ tin cậy: 100% thử nghiệm sản xuất (capacity, DF, leakage, DWV), bản đồ wafer KGD cho mỗi lô, kiểm soát SPC cho mỗi lô wafer

Các ứng dụng điển hình

Mạng thiên vị DC điện áp cao và tách trong các bộ khuếch đại điện RF, chặn DC trong các mô-đun vi sóng, điện tử tải trọng vệ tinh và không gian, vi mạch lai quốc phòng, điện tử bay ở độ cao cao,và kiểm soát công nghiệp môi trường khắc nghiệt nơi ẩm, nhiệt độ cực đoan, và điện áp thiên vị cao có mặt.